怎样去开发具有适合的交流和直流性能组合的现代高速放大器？

　　现代系统设计师正面对着许多设计挑战，从实现数据转换器的接口到维持其系统与模拟系统接口时的信号保真度等，他们很自然地转向使用运算放大器来解决这些难题。因此，当今的放大器需要满足高难度的技术规范组合。例如，机顶盒和DVD录像机等消费电子视频设备必须具备高带宽，同时需要大输出电流（用于驱动75Ω同轴电缆）、良好的增益精度、低电源电压以及低电源电压下良好的动态范围。
　　虽然高带宽放大器已经出现几十年了，但是却有着直流特性不良的“恶名”，并且通常工作于双（±）电源轨。这些不良的直流特性限制了放大器所能达到的动态范围。下面的公式为某个放大器的综合动态范围：
　　动态范围=20Log10（VoutMax/VoutMin）
　　放大器的动态范围受到电源电压的限制，因其会对VoutMax造成直接影响。现代的“轨至轨”输出放大器通过使VoutMax≈Vsupply-200mV（或者更小）来减小这种影响。另一方面，如果能使VoutMin等于零，动态范围便可以是无限。但是实际情况却不是这样，因为有许多误差项目与放大器相关联，包括输入失调电压、输入偏置电流、输入失调电流、共模抑制比、电源抑制比、噪声，以及与所有这些项目相关联的温度漂移。
　　图1所示为某个放大器的误差项目。其中的所有误差项目都是以输入为参考（RTI）绘制的，几乎所有制造商的资料表都是如此处理。因此，所有的项目均乘以至放大器输出的噪声增益（或同相增益）。
　　噪声增益=1+（反馈电阻/增益电阻）
　　让我们仔细看一看每一个误差项目。噪声（放大器噪声）具有三个基本成分：放大器的电压噪声、放大器的电流噪声以及阻性反馈网络的热噪声。对于电压和电流噪声，都有两个部分：宽带噪声和低频1/f噪声。大多数制造商仅在宽带噪声占主导的频率下规定噪声，但是数据表还应该包括一个噪声图表。电流噪声的等效电压决定于电路，并通过将同相端的电流噪声与源电阻相乘，反相端的电流噪声与反馈网络的等效电阻相乘能够得到电流噪声的等效电压噪声。
　　
　　图1：影响放大器性能的误差项。
　　1. 输入偏置电流和失调电流
　　多数高速放大器由于在其输入级使用了双极晶体管，加上晶体管的高内部偏置电压点，因而具有很大的输入偏置电流。通常，这些误差项目的影响是通过其与反馈网络和/或源电阻的交互作用而带来额外的失调电压。通过匹配同相和反相端的阻抗，能够减小偏置电流的影响。
　　2. 失调电压
　　失调电压的定义是放大器输入端之间所需的电压以迫使输出电压置于零。实际上，在放大器的输入端可以将它模拟成固定的电压源，并且在大多数现代放大器中不能去除掉。一般认为失调电压是放大器所有表现的参考点，并受到共模电压（共模抑制比， CMRR）、电源电压（电源抑制比， ）、输出电压摆幅（开环增益， PSRR）、负载电流（间接开环增益， Aol）及温度的影响。
　　3. CMRR
　　共模抑制比定义为差分增益与共模增益之比，通常用dB表示。实际上可以将其定义为相对于共模电压的单位变化所引起的失调电压变化：
　　CMRR=20Log10（（Voffset/（Vcm）
　　4. PSRR
　　电源抑制比定义为相对于电源电压的单位变化而引起的失调电压变化：
　　PSRR=20Log10（（Voffset/（Vsupply）
　　5. Aol
　　对于闭环放大器，可以将其定义为相对于失调电压的改变而带来的输出电压改变：
　　Aol=20Log10（（Vout/（Voffset）
　　低Aol会引起失真、更低的VoutMax以及增益误差。因为放大器的闭环增益定义为：
　　闭环增益=噪声增益/（1+（噪声增益/开环增益））
　　开环增益对闭环增益的精度有很大的影响。对于放大器IC设计师而言，在保证最大限度地增大带宽、降低电源电压以及减小功耗的同时，如何使这些误差最小化是一项非常艰巨的任务，但是现代的工艺技术有助于更加方便地进行权衡和取舍。飞兆半导体的FHP3130/3230/3430系列放大器具有非常完善的规格：具有165MHz带宽、100dB CMRR、PSRR及Aol，同时仅消耗2.5mA的电源电流，并且工作于2.7V至12V电源电压。
　　表1所示为典型的性能参数。这些放大器提供宽带宽，并同时具备大输出电流和高开环增益，从而获得优良的增益精度、低电源电压以及单5V电源下优良的动态范围。这些产品提供优良的交流性能和极好的直流性能，使设计师获得两方面的性能优势。
　　表1：典型的放大器性能参数
　　
　　本文小结
　　为了满足当今系统设计师的要求，IC制造商正在采用新的工艺技术来开发具有适合的交流和直流性能组合的现代高速放大器。目前可供系统设计师选择的高速放大器有很多，这些放大器提供了交流和直流方面的最佳性能，在各种终端市场应用领域的高速系统设计中，能够实现更佳的性能、更方便的实施操作，以及更短的设计周期。