1. 问:在AD 中同一块4 层的 PCB 板中,TOP&BOTTOM 层需 0.3MM 的Clearance,而L2&L3 层为 0.2MM;如何实现?
2. 问:在AD 中同一块4 层的PCB 板中,TOP&BOTTOM 层需 0.3MM 的Width,而L2&L3 层为 0.2MM;如何实现?
3. 问:如何实现多边形铺铜时,过孔全连接,焊盘成十字连接?
4. 在 99 中如何实现差分Class 的线宽、线距?
5. 在 protel 如保实现铺铜避让?
6. 在protel 中公英制转换时,会产生精度误差?
7. 在 Protel 中如保实现1206 封装的器件,在铺铜时,可实现连接线 0.8MM,其它0603 连接线为 0.4MM。
8. 在AD6.7 中如何实现MARK 点,开窗3MM,且铺铜时能自动避让?
。。。
。。。
。。。
还不诱人吗? 那就下载把 更多精彩等待你的挖掘!
8
|
|
|
|
先存着哈哈哈
|
|
|
|
|
看看 看看。。。。。。。。。。。。。。。。。。。。。。
|
|
|
|
|
有些功能还真不错
|
|
|
|
|
http://down.qiannao.com/space/file/xueyupiaofei/-4e0a-4f20-5206-4eab/PCB-0020Layout-56fe-6587-6559-7a0b-7ec8-7ed3-7248.pdf/.page
|
|
|
|
|
谢谢楼主的资料
|
|
|
|
|