注意:
(1) 在电源稳定期间,POR要保持低电平,所以复位前拉低。
(2) DDRCLK、REFCLK应该在POR拉高前触发。
(3) 一旦获得DVDD18供电,RESETSTAT拉低。
在DVDD18供电前,所有的LVCMOS输入和双向管脚不能驱动为低电平或拉高。
(4) 在DVDD18有效后,RESETSTAT可以在任何时刻被拉高。在POR控制boot下,RESET必须在POR拉高前拉高。
(5) 在电源稳定后,POR必须持续保持低电平至少100us。至此,电源稳定阶段结束。
(6) 在电源稳定阶段后设备初始化需要500个REFCLK时钟周期。最大时钟周期是33.33nsec,所以在POR上升沿前延迟16us是必要的。在整个16us期间,时钟必须是激活的。
(7) 在POR稳定在高电平之后,RESETFULL必须要保持低电平24个REFCLK时钟周期。
(8) 在RESETFULL上升沿,设备锁定GPIO 配置管脚的电平,然后进行配置,到复位状态位RESETSTAT信号拉高延迟大约10000到50000个时钟周期。
(9) GPIO配置必须在RESETFULL上升沿前保持至少12个REFCLK时钟周期(transitions)。
(10) GPIO配置必须在RESETFULL上升沿后保持至少12个REFCLK时钟周期(transitions)。
总的来说:
在各个电源供电正常后,DSP的时钟稳定后,驱动RESET、POR、RESETFULL依次拉高,在RESETFULL的上升沿锁定DSP复位配置的GPIO电平,然后RESETSTAT拉高,则DSP上电复位完成。
4. DSP的复位模式
总共四种复位模式,前三种复位模式都会触发RESETSTAT,局部复位不会触发RESETSTAT.
(1) 上电复位
(2) 硬件复位
(3) 软件复位
详见手册。
(4) 局部复位
局部复位时序图
上电复位后,可以进行局部复位,即对每个核单独复位。
局部复位可以被以下方式触发:
LRESET pin
Watchdog timer、CORESEL[3:0] and RSTCFG register
LPSC MMRs(memory-mapped registers)
一般我们不使用局部复位,如果上电复位后,发现某些核处于复位状态,而其他核可以连接使用,多半是局部复位造成的,应该把LRESETNMIEN 设置为1,则可以避免这个问题。