机器学习处理器单元支持浮点的乘加运算

158 机器学习处理器

问答对人有帮助，内容完整，我也想知道答案 0 　　随着机器学习（Machine Learning）领域越来越多地使用现场可编程门阵列（FPGA）来进行推理（inference）加速，而传统FPGA只支持定点运算的瓶颈越发凸显。　　Achronix为了解决这一大困境，创新地设计了机器学习处理器（MLP）单元，不仅支持浮点的乘加运算，还可以支持对多种定浮点数格式进行拆分。 0
2020-11-26 06:42:00　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × jerry1978 该类别下有 6 个回答。邀请回答唯安an 该类别下有 5 个回答。邀请回答 LY90186 该类别下有 4 个回答。邀请回答 bei232 该类别下有 4 个回答。邀请回答周小舟1 该类别下有 4 个回答。邀请回答 diaoshayu 该类别下有 4 个回答。邀请回答 WYF13760287143 该类别下有 4 个回答。邀请回答 hjh22678 该类别下有 4 个回答。邀请回答 vtwterwer 该类别下有 4 个回答。邀请回答 nyvvhxcs 该类别下有 4 个回答。邀请回答 vnwueurw 该类别下有 4 个回答。邀请回答泰坦之心该类别下有 3 个回答。邀请回答净小空空该类别下有 3 个回答。邀请回答 shide87812 该类别下有 3 个回答。邀请回答 jfuwre 该类别下有 3 个回答。邀请回答 ben233 该类别下有 3 个回答。邀请回答 ji5687 该类别下有 3 个回答。邀请回答 xiaoshuhao 该类别下有 3 个回答。邀请回答 idskfwier 该类别下有 3 个回答。邀请回答 cmh11 该类别下有 3 个回答。邀请回答 Frank_fu 相关问题全部机器学习处理器 • 请教电路图中处理器和USB电源部分的原理？ ...1560 • 请帮忙解析一下关于原理图处理器和USB电源部分的电路疑问 ...877 • 嵌入式系统中单片机与处理器区别及散热设计分析 ...0 • 如何为您的数据集中器选择合适的处理器0 • 机器学习的创新/开发和应用能力0 • 机器学习在医疗保健中有哪些应用？0 • 如何在STM32F10x处理器平台中实现IAP功能？0 • 首款基于Pixelworks的第六代移动视觉处理器i6发布 ...404 • 防御机器学习算法对抗欺骗攻击的研究0 • Microchip的机器学习开发工具有哪些101 • 关于机器学习模块KNN算法错误91的问题？2028 • 机器学习的创新/开发和应用能力0 • 防御机器学习算法对抗欺骗攻击的研究0 • Microchip的机器学习开发工具有哪些101 • 机器学习在医疗保健中有哪些应用？0 • 基于signoff驱动的PrimeECO解决方案0 • 机器学习可以有效的控制物联网应用的安全性 ...101 • 【AI学习】第2篇--AI 的基础知识452 • 【AI学习】AI概论：（Part-C）AI(机器)是如何学习呢? ...474 • 请教电路图中处理器和USB电源部分的原理？ ...1560 • 请帮忙解析一下关于原理图处理器和USB电源部分的电路疑问 ...877 • 嵌入式系统中单片机与处理器区别及散热设计分析 ...0 • 如何为您的数据集中器选择合适的处理器0 • 如何在STM32F10x处理器平台中实现IAP功能？0 • 首款基于Pixelworks的第六代移动视觉处理器i6发布 ...404 • 如何选择正确的Cortex-M处理器？101 • ISL6565A、ISL6565B控制微处理器202 1个回答

答案对人有帮助，有参考价值 0 MLP全称Machine Learning Processing单元，是由一组至多32个乘法器的阵列，以及一个加法树、累加器、还有四舍五入rounding/饱和saturation/归一化normalize功能块。同时还包括2个缓存，分别是一个BRAM72k和LRAM2k，用于独立或结合乘法器使用。MLP支持定点模式和浮点模式，对应下面图1和图2。图1定点模式下的MLP框图图2浮点模式下的MLP框图考虑到运算能耗和准确度的折衷，目前机器学习引擎中最常使用的运算格式是FP16和INT8，而Tensor Flow支持的BF16则是通过降低精度，来获得更大数值空间。下面的表1是MLP支持的最大位宽的浮点格式，表2说明了各自的取值范围。表1 MLP支持的最大位宽的浮点格式表2不同运算格式的取值范围而且这似乎也成为未来的一种趋势。目前已经有不少研究表明，更小位宽的浮点或整型可以在保证正确率的同时，还可以减少大量的计算量。因此，为了顺应这一潮流，MLP还支持将大位宽乘法单元拆分成多个小位宽乘法，包括整数和浮点数。详见下表3。值得注意的是，这里的bfloat16即Brain Float格式，而blockfloat为块浮点算法，即当应用Block Float16及更低位宽块浮点格式时，指数位宽不变，小数位缩减到了16bit以内，因此浮点加法位宽变小，并且不需要使用浮点乘法单元，而是整数乘法和加法树即可，MLP的架构可以使这些格式下的算力倍增。表3是Speedster7t系列1500器件所支持的典型格式下的算力对比，可以看到，单片FPGA的浮点算力最高可达到123TOPS。表3 Achronix的Speedster7t系列1500器件支持的典型格式的算力对比下图3是MLP中FP24/FP16乘加单元的简化结构图，即一个MLP支持FP24/FP16的AB+CD，或者AB，CD。图3 MLP中FP24/FP16乘加单元的简化结构图而以下的图4则是块浮点乘加单元结构。图4块浮点乘加单元结构这里考虑浮点数序列块，浮点数序列块，各序列块内均拥有相同的指数ea和eb。则不难看出，乘法单元的个数取决于尾数（即整数）位宽。表4 MLP中乘法单元的个数与整数位宽的关系

2020-11-26 09:26:41 评论举报冷静