发 帖  
原厂入驻New
[问答]

fpga程序烧写问题

794 FPGA
分享
本帖最后由 致良知丶 于 2020-11-25 14:41 编辑

各位大佬,我自己做的一个板子用的是ep4ce15m8i7芯片,在使用JTAG烧写的时候提示Error (209014): CONF_DONE pin faiLED to go high in device 1,使用quartus工具JTAG chain debugger显示正常。
之前用quartus13.1提示的是Error: Can't access JTAG chain,用了19.1提示的是Error (209014): CONF_DONE pin failed to go high in device 1
硬件电路没有问题,电压都正常。
1
微信图片_20201125084306.jpg
2020-11-25 08:44:31   评论 分享淘帖 邀请回答
1个回答
重点检查CONF_DONE引脚相关状态。
//------
1.检查CONF_DONE上拉电阻。
CONF_DONE引脚是通过外部上拉电平(推荐的接一个10k的电阻到VCCPGM),而不是FPGA芯片输出高电平。FPGA芯片只在你烧写配置文件时通过内部强制拉低,然后配置成功后释放引脚,这时引脚可以被外部上拉电平拉高。
2.检查针对FPGA进行控制的IO状态。

没有特别好的方式,只能一步一步排查。
2020-11-25 09:48:41 3 评论

举报

3 条评论
  • 2020-11-25 13:40

    还有一种可能,烧录模式要选择AS,否则也会报类似的错误。
    //------
    假如使用JTAG模式烧写*.sof没有问题,那就要查是不是烧录模式导致的;
    假如使用JTAG模式烧写*.sof存在问题,那就要检查硬件。

    雨亦奇 回复 赵美京: 2020-11-25 14:34

    感谢版主的回答!conf_done引脚就是通过外部上拉的电平。烧写.sof也有问题,一样不行。fpga是通过dsp给的clk信号,但是现在dsp有问题,就是fpga应该没有clk信号,这个对烧写有影响吗?

    赵美京 回复 雨亦奇: 2020-11-25 15:25

    理论上讲,CLK如果仅仅是FPGA运行代码需要的时钟,没有影响。
    你的硬件电路里,可能,DSP对FPGA包含其他的控制引脚/功能引脚,DSP状态异常的时候导致相关控制引脚的状态异常,使FPGA无法烧写程序。
    如果DSP没有包含针对FPGA的控制引脚,很有可能是DSP将某些电源拉低,此时建议使用示波器观察电源状态而不是万用表测量。
    FPGA的控制引脚数量不多,挨个检查一下状态。(如果是BGA封装的芯片,建议先定位异常的DSP)

撰写答案

你正在撰写答案

如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。

高级模式
您需要登录后才可以回帖 登录 | 注册

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。 侵权投诉
我要提问
关闭

站长推荐 上一条 /7 下一条

快速回复 返回顶部 返回列表