发帖

【优惠升级】华秋PCB首单最高立减100元，SMT免费贴片！！！

[经验]

touch DONT_TOUCH约束

2020-9-23 10:47:31

1616

0

对设计中的信号施加DONT_TOUCH约束，可以避免这些信号在综合编译过程中被优化掉。例如，有些信号节点在综合或布局布线编译过程中可能会被优化掉，但是我们希望在后期调试过程中能够监控到这些信号，此时就可以使用DONT_TOUCH约束达到保留这些信号的目的。又如，有时在设计中会对一些高扇出的信号进行手动的逻辑复制，也可以使用DONT_TOUCH约束避免它们被优化掉。

实例：

下面有一个简单的例子，看看DONT_TOUCH约束如何使用。原始代码如下，目前只有一个寄存器vga_valid，它对应了adv7123_blank_n、vga_r、vga_g、vga_b等信号的输出。

reg vga_valid;

always @(posedge clk or negedge rst_n)

vga_valid<= vga_origin_vld;

assign adv7123_blank_n = vga_valid;

assign vga_r = vga_valid ? vga_rdb:5'd0;

assign vga_g = vga_valid ? vga_gdb:6'd0;

assign vga_b = vga_valid ? vga_bdb:5'd0;

编译工程后，点击RunImplementation，打开实现界面。

点击菜单Reports --> ReportHigh Fanout Nets。

如图，设定From cells为[get_cells-hierarchical "*vga_valid*"]，即查看所有带vga_valid字符的信号。

此时，可以看到当前vga_valid信号的扇出为17。

这个例子中，vga_valid的扇出为，其实并不多。但是在实际工程中，我们可以通过类似的方式查看到设计中高扇出的关键信号节点。然后，我们会如下在代码中，对这样的信号做逻辑复制。意图减少单个信号的扇出。

reg vga_valid1;

reg vga_valid2;

always @(posedge clk or negedge rst_n)

vga_valid1<= vga_origin_vld;

always @(posedge clk or negedge rst_n)

vga_valid2<= vga_origin_vld;

assign adv7123_blank_n = vga_valid1;

assign vga_r = vga_valid2 ? vga_rdb:5'd0;

assign vga_g = vga_valid1 ? vga_gdb:6'd0;

assign vga_b = vga_valid2 ? vga_bdb:5'd0;

如图，可惜我们做过逻辑复制的代码，最终综合实现下来，并没有减少扇出，和原始代码实现的效果完全一样。怎么回事？综合工具太聪明了，识别了你这个小伎俩，为了减少设计资源消耗，综合工具默认优化掉了代码中新增加的vga_valid2。

但是，工具并不懂我们真正的心思，怎么办？此时DONT_TOUCH约束就派上用场了。如下，在不希望被综合优化的2个寄存器前面，加上(*dont_touch ="true"*)的语法。

(*dont_touch = "true"*) reg vga_valid1;

(*dont_touch = "true"*) reg vga_valid2;

重新编译后，我们看到，代码生效了。vga_valid1和vga_valid2分担了原本vga_valid的扇出。

只看该作者 淘帖0 举报

相关推荐

评论

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容图片侵权或者其他问题，请联系本站作侵删。侵权投诉

精选推荐

通过vivado来实现串口通信（Verilog语言）

1367 浏览 1 评论
助力AIoT应用：在米尔FPGA开发板上实现Tiny YOLO V4

1046 浏览 0 评论
如何使用CAN通信如何实现对变频器的控制？

2442 浏览 1 评论
想请教一下华芯拓远的工程师关于ASIC芯片调试软件的问题

2146 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？

2408 浏览 0 评论

热门帖

高速总线背板设计

1878 浏览 49 评论
新技术VPX VME64总线介绍

6017 浏览 113 评论

快速回复 返回顶部 返回列表

关注微信公众号

电子发烧友网

电子发烧友论坛

社区合作: 刘勇; 联系电话：15994832713; 邮箱地址：liuyong@huaqiu.com

社区管理: elecfans短短; 微信：elecfans_666; 邮箱：users@huaqiu.com

【优惠升级】华秋PCB首单最高立减100元，SMT免费贴片！！！

返回 FPGA|CPLD|ASIC论坛

回复

关闭

站长推荐 /6

快速回复 返回顶部 返回列表

- 技术社区: HarmonyOS技术社区

RISC-V MCU技术社区

FPGA开发者技术社区

- OpenHarmony开源社区: OpenHarmony开源社区

- 嵌入式论坛: ARM技术论坛

STM32/STM8技术论坛

嵌入式技术论坛

单片机/MCU论坛

RISC-V技术论坛

瑞芯微Rockchip开发者社区

FPGA|CPLD|ASIC论坛

DSP论坛

- 电路图及DIY: 电路设计论坛

DIY及创意

电子元器件论坛

专家问答

- 电源技术论坛: 电源技术论坛

无线充电技术

- 综合技术与应用: 机器人论坛

USB论坛

电机控制

模拟技术

音视频技术

综合技术交流

上位机软件（C/Python/Java等）

- 无线通信论坛: WIFI技术

蓝牙技术

天线|RF射频|微波|雷达技术

- EDA设计论坛: PCB设计论坛

DigiPCBA论坛

Protel|AD|DXP论坛

PADS技术论坛

Allegro论坛

multisim论坛

proteus论坛|仿真论坛

KiCad EDA 中文论坛

DFM|可制造性设计论坛

- 测试测量论坛: LabVIEW论坛

Matlab论坛

测试测量技术

传感技术

- 招聘/交友/外包/交易/杂谈: 项目外包

供需及二手交易

工程师杂谈|交友

招聘|求职|工程师职场

- 官方社区: 发烧友官方/活动

华秋商城

华秋电路

time

recommend

hot

post

—
—
—

版
块
导
航