[问答]

FPGA小白求助有关系统的最高运行频率

2256 FPGA

问答对人有帮助，内容完整，我也想知道答案 0 FPGA小白求助，求大佬解惑！在ISE中设计系统，时序报告中的Fmax是350mhz，但我在系统中用到了400Mhz的时钟，请问这会出问题吗。到底该如何理解这个Fmax，它与系统中PLL生成的时钟大小有关系吗？比如说系统中所有的时钟都要比他小之类的 0
2020-9-10 09:50:10　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答 tutu1583 该类别下有 11 个回答。邀请回答 2013crazy 该类别下有 11 个回答。邀请回答举报刘斌卓相关推荐 • 请问1LE0001系列电机合理运行频率和最大运行频率是多少？ 423 • FPGA外接50MHZ的晶振运行时刷新频率是多少呢？ 2663 • STM32的ADC采样频率主要和什么参数有关系？ 141 • 请问FM调制器的FPGA实现 3638 • 请问为什么LM3S811主频最高为80M？是否跟制造工艺有关？ 1077 • 全国电设FPGA 3441 • 电感的电感量跟频率有关系还是没有关系 64282 • 三相电机的转速是不是只与频率有关，与负荷没有关系呢？ 726 • 基于FPGA的高精度频率电压线性F/V转换系统设计 2796 • 频率信号解调（FM信号解调） 6247 1个回答

答案对人有帮助，有参考价值 0 简单理解，Fmax是除了诸如DDR/SERDES接口之外，内部的RTL代码的最高工作频率。 //------ 01.RTL选取的工作时钟，可以是Pin输入，也可以是PLL/MMCM分频后输出。 02.器件不同，其Fmax值也不尽相同。 03.通常情况下，RTL代码工作频率不建议超过Fmax。但是实际测试时，可以工作在稍高于Fmax的情况下，此时可能会发生数据误码的情况。

2020-9-10 11:16:10 2 评论举报卿小小_9e6 2 条评论刘斌卓 2020-9-14 11:29 首先感谢您的解答。我就是用到了SERDES接口，它里面的CLK是400MHZ,在其他FPGA逻辑中用的都是200mhz的，按照您的说法，这个是没问题的吧。赞回复举报卿小小_9e6 回复刘斌卓： 2020-9-14 13:49 没问题。serdes接口相关的IP可以配置输入时钟，我印象里常用100MHz/125MHz/156.25MHz。并且，serdes需要使用bank时钟，否则会概率性导致误码情况甚至无法Link的情况。建议查看transceiver相关手册。赞回复举报