基于 FPGA 的模拟 I²C协议设计使用

FPGA

今天给大侠带来基于FPGA的模拟 I²C 协议设计，由于篇幅较长，分三篇。今天带来第一篇，上篇， I²C 总线解析以及模拟 I²C 接口程序的基本框架。话不多说，上货。

之前也有相关文章介绍，这里超链接一下，仅供各位大侠参考。
I²C（Inter-Integrated Circuit），其实是 I²C Bus简称，中文就是集成电路总线，它是一种串行通信总线，使用多主从架构，由飞利浦公司在1980年代为了让主板、嵌入式系统或手机用以连接低速周边设备而发展。I²C的正确读法为“I平方C”（"I-squared-C"），而“I二C”（"I-two-C"）则是另一种错误但被广泛使用的读法。自2006年10月1日起，使用 I²C 协议已经不需要支付专利费，但制造商仍然需要付费以获取 I²C 从属设备地址。
I²C 简单来说，就是一种串行通信协议，I²C的通信协议和通信接口在很多工程中有广泛的应用，如数据采集领域的串行 AD，图像处理领域的摄像头配置，工业控制领域的 X 射线管配置等等。除此之外，由于 I²C 协议占用的 IO 资源特别少，连接方便，所以工程中也常选用 I²C 接口做为不同芯片间的通信协议。I²C 串行总线一般有两根信号线，一根是双向的数据线SDA，另一根是时钟线SCL。所有接到 I²C 总线设备上的串行数据SDA都接到总线的SDA上，各设备的时钟线SCL接到总线的SCL上。
在现代电子系统中，有为数众多的 IC 需要进行相互之间以及与外界的通信。为了简化电路的设计，Philips 公司开发了一种用于内部 IC 控制的简单的双向两线串行总线 I²C（Intel-Integrated Circuit bus）。1998 年当推出 I²C 总线协议 2.0 版本时，I²C 协议实际上已经成为一个国际标准。
在进行 FPGA 设计时，经常需要和外围提供 I²C 接口的芯片通信。例如低功耗的 CMOS 实时时钟／日历芯片 PCF8563、LCD 驱动芯片 PCF8562、并行口扩展芯片 PCF8574、键盘/LED 驱动器 ZLG7290 等都提供 I²C 接口。因此在 FPGA 中模拟 I²C 接口已成为 FPGA 开发必要的步骤。
本篇将详细讲解在 FPGA 芯片中使用 VHDL/Verilog HDL 模拟 I²C 协议，以及编写 TestBench仿真和测试程序的方法。
第一篇内容摘要：本篇会介绍 I²C 总线解析，包括 I²C 总线概述、I²C 协议的基本概念、I²C协议的时序要求，还会介绍模拟 I²C 接口程序的基本框架等相关内容。

一、I²C 总线概述

下面先对 I²C 协议中有关数据格式和时序的内容进行介绍，这里没有涉及的地方请参考《THE I²C-BUS SPECIFICAtiON VERSION 2.1 JANUARY 2000》。
1.1 I²C 总线概述
I²C 协议作为一个串行总线标准尽管没有并行总线的数据吞吐能力，但是它的以下特点使其有着广泛的应用：
• 只需要两条总线—串行数据线 SDA 和串行时钟线 SCL；
• 每个连接到总线的器件都可以通过惟一的地址和一直存在的简单的主/从节点关系软件设定地址，主节点可以发送数据或接收数据；
• 是真正的多主总线，当两个或更多主节点同时初始化数据传输时，可以通过冲突检测和仲裁防止数据被破坏；
• 串行的 8 位双向数据传输位速率在标准模式下可达 100kbit/s，快速模式下可达400kbit/s，高速模式下可达 3.4Mbit/s；
• 片上的滤波器可以滤去总线数据线上的毛刺波，保证数据完整；
• 连接到相同总线的 IC 数量只受到总线的最大电容（400pF）限制。

总线不仅仅是互连的线，还包含系统通信的所有格式和过程。I²C 总线结构上的特点保证了其应用时的简洁，另外其完备的协议避免了所有混乱、数据丢失和妨碍信息的可能性。
1.2 I²C 协议的基本概念
I²C 总线支持任何 IC 生产过程（NMOS、CMOS 和双极性）。串行数据线 SDA 和串行时钟线 SCL在连接到总线的器件间传递信息。每个器件都有一个惟一的地址作为识别的标志（无论是微控制器、LCD 驱动器存储器还是键盘接口），并且都可以发送数据和接收数据。很明显 LCD 驱动器只需要接收数据，而存储器需要接收和发送数据。图 1 所示的是一个高性能集成电视的例子。

图 1 高性能集成电视从图 1 可以看到，应用 I²C 总线是非常方便的。用通俗的话讲 I²C 总线的硬件设计工作就是连接 SDA 和 SCL 两条线，依靠 I²C 协议完成软件工作。在 I²C 协议中应理解如下的概念。

1）主/从节点
主节点负责初始化总线的数据传输，并产生允许传输的时钟信号。此时任何被寻址的器件都被认为是从节点。当有多个主节点在总线上传输数据时，每个主节点产生自己的时钟信号。挂接到总线上的所有外围器件、外设接口都是总线上的节点。

2）总线上节点的寻址方式
在任何时刻总线上只有一个主控器件（主节点）实现总线的控制操作，对总线上的其他节点寻址，可分时实现点-点的数据传送。因此总线上每个节点都有一个固定的节点地址。
I²C 总线上主节点的地址由软件给定，此地址存放在 I²C 总线的地址寄存器中。I²C 总线上所有的外围器件都有规范的器件地址。器件地址由 7 位数字组成，它和 1 位方向位构成了 I²C 总线器件的寻址字节 SLA（Slave address）。
器件地址是 I²C 总线外围接口器件固有的地址编码，器件出厂时就已给定。数据方向位规定了总线上主节点对从节点的数据传送方向。
1.3 I²C协议的时序要求
1）总线上的数据传递时序
I²C 总线上数据传递时序如图 2 所示，具体步骤如下。

图 2 I²C 总线的数据传递时序
• 首先主节点器件发送一个起始信号。
• 接下来主节点器件发送从节点地址和读写方式，一共 8 位。其中从节点地址 7 位，读写方式 1 位。
• 与传输地址一致的从节点器件应答（即 ACK）。
• 开始数据传输，传输数据数量不限。每个字节（八位）后面跟接收数据方的应答位。例如主节点器件读取从节点数据，从节点发送数据，主节点应答；主节点器件写数据到从节点，主节点发送数据，从节点应答。
• 数据传输结束，主节点器件发送一个终止信号结束整个过程。

采用 I²C 总线后对传送的字节数没有限制，只要求每传送一个字节后对方回应一个应答位。在发送时首先发送的是数据的最高位（MSB，Most Significant Bit）。每次传送开始有起始信号，结束时有停止信号。在总线传送完一个字节后，可以通过对时钟线（SCL）的控制使传送暂停。例如当某个外围器件接收 N 个字节数据后需要一段处理时间以便继续接收以后的字节数据，这时可在应答信号后使 SCL 变为低电平控制总线暂停。如果主节点要求总线暂停也可使时钟线保持低电平控制总线暂停。

2）总线上的时序信号
I²C 总线为同步传输总线，总线信号完全与时钟同步。I²C 总线上与数据传送有关的信号有起始信号 S、终止信号 P、应答信号 A 以及位传送信号。下面将对这些信号一一介绍。
（1）起始信号
起始信号（Start Condition）如图 3 所示。当时钟线 SCL 为高电平时，数据线 SDA 从高电平向低电平变化将形成起始信号，启动 I²C 总线。

（2）终止信号
终止信号（Stop Condition）如图 3 所示。当时钟线 SCL 为高电平时，数据线 SDA 从低电平向高电平变化将形成终止信号，停止 I²C 总线。

（3）应答信号
如图 3 所中 ACK 第 9 个时钟脉冲对应应答位，相应数据线上低电平时为应答信号，高电平时为非应答信号。

图 3 起始信号和终止信号

（4）位传送信号
在 I²C 总线启动后或应答信号后的第 1～8 个时钟脉冲对应于一个字节的 8 位数据传送。脉冲高电平期间，数据串行传送；低电平期间为数据准备，允许总线上数据电平变换。

二、模拟 I²C 接口程序的基本框架

模拟 I²C 接口程序的基本框架如图 4 所示。

图 4 模拟 I²C 接口程序的基本框架

1）程序接口
用于和应用程序连接的接口，将应用程序的数据按照 I²C 协议的方式通过 SDA 传递给外部器件。包括下列内容：
• clk_I FPGA 外部时钟信号。
• rst_I 同步重起信号。
• arst_I 异步重起信号。
• adr_I 从节点地址。
• dat_I 输入数据。
• dat_o 输出数据。
• we_I 写有效信号。
• stb_I 接口有效信号。
• cyc_I 有效总线周期输入。
• ack_o 应答信号输出。
• inta_o 中断信号输出。

2）时钟设置寄存器
I²C 协议提供了 3 种速度模式：正常速度模式 100kbit/s、快速模式 400kbit/s、高速模式3.5Mbit/s。SCL 输出的时钟信号频率和速度模式一致。程序内部使用 5 倍 SCL 信号作为时钟，而 FPGA 外部时钟需要经过分频得到程序内部使用的时钟。
例如：采用正常速度 100kbit/s，FPGA 外部时钟为 50MHz，则时钟设置寄存器需要设置为（50MHz/5*100kHz – 1=99）。

3）时钟产生模块
时钟产生模块产生 4 倍 SCL 频率的时钟信号，它为位传输控制模块中所有同步动作提供触发信号。

4）命令寄存器
命令寄存器共 8 位，它决定是否在总线上产生各种时序信号、是否读/写数据，各位表示的含义如表 1 所示。
表 1 命令寄存器内容

5）状态寄存器
状态寄存器用来显示当前总线的状态，例如是否接收到从节点的应答信号、是否忙、是否在传递数据等，具体内容如表 2 所示。
表 2 状态寄存器内容

6）数据传输寄存器
数据传输寄存器用于保存等待传输的数据。当传递从节点地址信息时，前 7 位保存从节点地址，最后一位保存读写命令；当传递普通数据时，8 位保存一个字节数据。数据传输寄存器具体内容如表 3 所示。
表 3 数据传输寄存器内容

7）数据接收寄存器
数据接收寄存器用于保存通过 I²C 总线接收到的最后一个字节内容，具体内容如表4所示。
表 4 数据接收寄存器内容

8）字节传输控制模块
字节传输控制模块以字节为单位控制 I²C 总线的数据传输。这个模块按照命令寄存器设置的内容将数据传输寄存器内容传递到 I²C 总线的接收端，或者从 I²C 总线发送端接收数据并保存到数据接收寄存器中。

9）位传输控制模块
位传输控制模块以位为单位进行 I²C 总线的数据传输和产生各个 I²C 协议命令（如开始、停止、重复开始等）。字节传输控制模块控制位传输控制模块的各种动作。例如读取一个字节数据，位传输控制模块需要执行 8 个读的命令。

10）数据移位寄存器
数据移位寄存器保存的数据总是和当前的数据传输相关的。例如在进行读操作时，主节点通过移位寄存器依次通过 SDA 获得来自 I²C 发送端的数据，完成后数据拷贝到数据接收寄存器中。在写操作时，数据传输寄存器中的数据拷贝到数据移位寄存器中，然后依次通过 SDA 将数据传输到 I²C 总线的接收端。
本篇到此结束，下一篇带来基于 FPGA 的模拟 I²C 协议设计（中），I²C 协议的具体实现，包括位传输的实现、字节传输的实现以及程序主体的实现等相关内容。

搜索历史

基于 FPGA 的模拟 I²C协议设计使用

相关推荐

评论

精选推荐

热门帖

浏览过的版块

站长推荐 /6