完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，我正在尝试在Zybo FPGA板的PL区域设计一个系统。
该系统用于在比特流加载完成后回读配置存储器，并对读取数据进行一些计算。 我已阅读7系列FPGA配置用户指南（UG470），并了解到必须在我的HDL代码中使用ICAPE2原语来实现这一目标。 我的困惑如下： 1）使用ICAP时，配置模式引脚M [2：0]不应设置为JTAG模式。 如果我打算在配置后使用ICAP，这是否意味着我不允许首先配置JTAG？ 或者我可以使用JTAG编程，但在开始使用ICAP之前，我应该从JTAG模式切换（通过更改配置模式开关/跳线）？ 或者我需要先用其他技术（QSPI或SD卡）对比特流进行编程？ 2）如果我使用Xilinx集成逻辑分析仪（ILA）来观察行为，那是否意味着我正在使用JTAG资源？ 是否进一步认为通过使用ILA进行调试，我阻止了ICAP的操作？ 不幸的是，ILA很方便，我不确定还有哪些不使用JTAG的输出转储机制。 3）为了检查前两点，我在Zybo板中实例化了一个ICAPE2原语，并实现了一些简单的模块。 我将ILA探针与ICAPE2实例化的数据输出（信号：icap_data_reg_o），RDWR和CSIB信号连接起来。 并试图观察它。 RDWR和CSIB连接到交换机。 我用JTAG编程，但编程后我将模式引脚跳线切换到其他位置。 我尝试了应该导致ABORT的各种RDWR和CSIB值。 至少可以让我知道ICAP是否正常运作。 但是我没有在输入总线上写任何东西。 但是我得到的输出并不代表ABORT状态。 无论我提供什么作为RDWR和CSIB的输入，32位ICAP输出都保持在FFFF FF9b中。 这里，重要的位是icap_data_reg_o [7：0] = 1001 1011. icap_data_reg_o [31：8]为高（请参阅unnamed.png）。 根据ICAP输出，您能否建议ICAP是否正常运作？ 我试图确保在写入整个HDL代码之前读出配置位。谢谢。 
0
|
|
相关推荐
4个回答
|
|
|
@ tamzid＃1将模式引脚更改为其他模式，但不是JTAG模式。
无论模式引脚如何，您都可以随时访问JTAG。 ＃2没有任何问题，你可以将ICAP与ILA和VIO核心一起使用。 只需确保模式引脚未设置为JTAG。 ＃37 http://www.xilinx.com/support/documentation/ip_documentation/axi_hwicap/v3_0/pg134-axi-hwicap.pdf -Pratham ------------------------------------------------ ----------------------------------------------请注意 - 请 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K- -------------------------------------------------- ----------------------- 在原帖中查看解决方案 |
|
|
|
|
|
@ tamzid＃1将模式引脚更改为其他模式，但不是JTAG模式。
无论模式引脚如何，您都可以随时访问JTAG。 ＃2没有任何问题，你可以将ICAP与ILA和VIO核心一起使用。 只需确保模式引脚未设置为JTAG。 ＃37 http://www.xilinx.com/support/documentation/ip_documentation/axi_hwicap/v3_0/pg134-axi-hwicap.pdf -Pratham ------------------------------------------------ ----------------------------------------------请注意 - 请 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K- -------------------------------------------------- ----------------------- |
|
|
|
|
|
Hipratham，谢谢你的快速回复。
请参阅内联以帮助我澄清： ==> Pratham的：＃37 http://www.xilinx.com/support/documentation/ip_documentation/axi_hwicap/v3_0/pg134-axi-hwicap.pdf ==> Tamzid： 与HDL FSM + ICAPE2原语相比，您是否认为micrlaze + AXI HWICAP更易于实现和调试以读取配置存储器？ 我之前在任何设计中都没有使用过MicroBlaze。 因此可能需要一些额外的努力才能开始。 但是我对这个选项持开放态度，如果这给我带来了调试和实现的显着优势。 我知道使用MicroBlaze会增加开销。 但现在还可以。 |
|
|
|
|
|
是的，我认为使用AXI HWICAP的micrlaze会更容易，但在很大程度上取决于设计师。
-Pratham ------------------------------------------------ ----------------------------------------------请注意 - 请 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K- -------------------------------------------------- ----------------------- |
|
|
|
|
只有小组成员才能发言，加入小组>>
2414 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3371 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1069浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
577浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
437浏览 1评论
1999浏览 0评论
722浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
912
评论
淘帖
1942
