发 帖  
原厂入驻New

[经验] 从Cortex-M内核来详细讲讲中断优先级和嵌套!

2020-8-27 17:40:42  717 中断优先级 中断嵌套
分享
8

问题最近遇到这样一个问题:如果外部中断来的频率足够快,上一个中断没有处理完成,新来的中断如何处理? 在调试时,发现有中断有 挂起、激活、失能等状态,考虑这些状态都是干啥用的呢!
简介  中断(也称为“异常”)是微控制器一个很常见的特性。中断一般是由硬件(例如外设、外部引脚)产生,当中断产生以后 CPU 就会中断当前的程序执行流程转而去处理中断服务中指定的操作。
  所有的Cortex-M 内核都会系统一个用于中断处理的组件:NVIC(Nested Vectored Interrupt Controller,嵌套向量中断控制器)。它处理处理中断,还处理其他需要服务的事件(例如 SVC 指令),通常称为“异常”。 ​ 按照 ARM 的说法,中断也是一种异常
1.png
Cortex-M3和 Cotex-M4 的 NVIC 最多支持 240 个 IRQ(中断请求)、1 个不可屏蔽中断(NMI)、1 个 Systick(滴答定时器)定时器中断和多个系统异常。而 Cortex-M0 最多支持32个IRQ、1 个不可屏蔽中断(NMI)、1 个 Systick(滴答定时器)定时器中断和多个系统异常。
  • IRQ: 多数由定时器、IO端口、通信接口等外设产生
  • NMI: 通常由看门狗定时器或者掉电检测器等外设产生
  • 其他: 主要来自系统内核

注意,本文所说的 Cortex-M 主要指定是 Cotex-M3和 Cotex-M4。
2.png
Cortex-M0、Cortex-M0+、Cortex-M1 基于 ARMv6-M。与Cotex-M3和 Cotex-M4相比,他们的指令集较小。而且,Cortex-M1 是专门为FPGA应用设计的,没有独立MCU。
异常类型  Cortex-M 处理器的异常中,编号 1~15 的为系统异常,16及以上的则为中断输入。所有终端机部分系统异常都具有可编程的优先级。部分系统异常具有固定优先级。ARM给出了以下一张表:
3.png
针对 Cortex-M 系列的内核,ARM 提供了一套叫做 CMSIS 的东西。目前,所有的MCU均使用CMSIS 作为编程基础。在 CMSIS-Core 中,中断标识有中断枚举实现,从数值 0 开始(代表中断#0)。其中,系统异常的编号为负数。具体如下:

4.png
CMSIS-Core之所以使用另外一种编号系统,是因为这样可以稍微提高部分API的效率。中断的编号和枚举定义是同设备相关的,他们位于微控制器供应商提供的头文件中,在一个名为IRQn的typedef段中。
中断处理(异常处理)  当某种内部或外部事件发生时,MCU 的中断系统将迫使 CPU 暂停正在执行的程序,转而去进行中断事件的处理,中断处理完毕后,又返回被中断的程序处,继续执行下去。
  主程序正在执行,当遇到中断请求(Interrupt Request)时,暂停主程序的执行转而去执行中断服务例程(Interrupt Service Routine,ISR),称为响应,中断服务例程执行完毕后返回到主程序断点处并继续执行主程序。多个中断是可以进行嵌套的。正在执行的较低优先级中断可以被较高优先级的中断所打断,在执行完高级中断后返回到低级中断里继续执行。
5.png
中断管理  管理中断所使用的大部分寄存器都位于NVIC(Nested Vectored Interrupt Controller,嵌套向量中断控制器)和SCB(System Control Block,系统控制块)中。实际上,SCB是作为NVIC的一部分来实现的,不过在CMSIS-Core中,将其定义在了独立的结构体中。除此之外,处理器内核中还有用于中断屏蔽寄存器:PRIMASK、FAULTMASK、BASEPRI。
NVIC和SCB位于系统控制空间,地址从0xE000E00开始,大小4KB。SCB中还有SysTick定时器,存储器保护单元等。
优先级这部分暂且不说!
中断输入和挂起在Cortex-M内核中,每个中断都具有多个属性:
  • 每个中断都可以被禁止(默认)或者使能
  • 每个中断都可以别挂起或者解除挂起
  • 每个中断都可以处于活跃或者非活跃
这些状态属性具有多种可能的组合。例如,在处理中断时,可以将其禁止,若在中断提出掐产生了同一个中断的新请求,由于该活跃中断被禁止了,那就会处于挂起状态。
  NVIC在设计上既支持产生 脉冲中断请求 的外设,也支持产生 高电平中断请求 的外设。无需配置任何一个 NVIC 寄存器以选择其中一种中断类型。对于脉冲中断请求,脉冲宽度至少要为一个时钟周期;而对于电平触发的请求,在ISR中的操作清湖请求之前,请求服务的外设要一直保持电平信号(如写入寄存器以清除中断请求)尽管外部中断请求在 I/O 引脚上的电平可能是低电平有效,但是 NVIC 收到的额请求信号为高有效!
  中断的挂起状态被存储在 NVIC 的可编程寄存器中,当 NVIC 的中断输入被确认后,它就会引发该中断的挂状态。即便中断请求被取消,挂起状态仍会为高。这样,NVIC 就可以处理脉冲中断请求了。
  挂起状态的意思是,中断被置于一种等待处理器处理的状态。有些情况下,处理器在中断挂起时就会进行处理。不过,若处理器已经在处理另外一个更高或同优先级的中断,或者中断被某个中断屏蔽寄存器给屏蔽掉了,那么在其他的中观处理结束前或者中断屏蔽被清除前,挂起请求会一直保持。
  当中断开始处理中断请求时,中断的请求信号会被自动清除。当中断正在被处理时,它就会处于活跃状态。
6.png
当中断处于活跃状态时,处理器无法再中断完成和异常返回前再次处理同一个中断请求。
  中断的挂起状态位于中断挂起状态寄存器中,软件可以方位这些寄存器。因此,可以手动清除或者设置中断的挂起状态。若中断请求产生时处理器正在处理另一个具有更高优先级的中断,而在处理器对该中断请求做出响应之前,挂起状态被清除掉了,则该中断会被取消且不会再得到处理。
7.png
若持续保持某个中断请求,那么及时软件尝试清除该挂起状态,挂起状态还是会再次被置位的。
8.png
若中断已经得到了处理,中断源仍然在继续保持中断请求,那么这个中断就会再一次进入挂起状态且再次得到处理
9.png
对于脉冲中断请求,若在处理器开始处理前,中断请求信号产生了多次,他们会被当做一次中断请求处理
10.png
中断挂起状态可以在其正在被处理时再次置位。之前的中断请求正在被处理时产生了新的请求,这样机会引发新的挂起状态。处理器在前一个ISR结束后需要再次处理这个中断。
11.png
即使中断被禁止了,他的挂起状态仍然可置位。 这种情况下,若中断稍后被使能了,它仍然可以被触发并被得到处理。这种情况可能不是我们需要的,因此需要在使能NVIC中断前手动清除挂起状态。

云汉007 2020-8-30 08:00:55
有机会可以多讲讲中断方面的知识吗?
回复

举报

yiran19880808 2020-8-31 22:14:24
谢谢分享!学习了!!!
回复

举报

评论

高级模式
您需要登录后才可以回帖 登录 | 注册

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。 侵权投诉
发经验
关闭

站长推荐 上一条 /8 下一条

快速回复 返回顶部 返回列表