完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
喜
我在我的项目中使用xc7z020-clg484。 早期上电状态下IO引脚的状态是什么？ 我期待所有IO引脚都处于高阻态，直到我在程序中用逻辑低电平或逻辑高电平初始化它？ 谢谢＆amp; 问候 卡萨拉加内什 
0
|
|
相关推荐
6个回答
|
|
|
@ganeshpatel取决于PUDC_B引脚。
-------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问，但快速搜索，以确保它还没有得到解答。 保持对话，获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- 在原帖中查看解决方案 |
|
|
|
|
|
@ganeshpatel取决于PUDC_B引脚。
-------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问，但快速搜索，以确保它还没有得到解答。 保持对话，获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- |
|
|
|
|
|
|
|
|
|
|
|
如果要控制所有引脚的IO状态，可以放置BUFIO。
7系列HDL库指南（UG953）的第202页显示了它的工作原理.https：//www.xilinx.com/support/documentation/sw_manuals/xilinx2017_2/ug953-vivado-7series-libraries.pdf您可以拥有全局（ 在你的设计中）三态信号进入你的所有IO以保持它们在高z中，直到你准备好驱动它们。 （注意：输入实际上是高z）。 |
|
|
|
|
|
ganeshpatel写道：但我希望我的所有IO引脚都应该处于高阻态，直到我发出命令或我被迫逻辑低或逻辑高......？
在您的输出上使用OBUFT并将其置于三态 请记住遵循数据表中提到的电源排序： 建议的上电顺序为VCCPINT，然后是VCCPAUX和VCCPLL，然后PS VCCO供电（VCCO_MIO0，VCCO_MIO1和VCCO_DDR）以实现最小电流消耗并确保I / O在上电时为3。 -------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问，但快速搜索，以确保它还没有得到解答。 保持对话，获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- |
|
|
|
|
|
建议的上电顺序为VCCPINT，然后是VCCPAUX和VCCPLL，然后PS VCCO供电（VCCO_MIO0，VCCO_MIO1和VCCO_DDR）以实现最小电流消耗并确保I / O在上电时为3。
推荐的PL上电顺序为VCCINT，VCCBRAM，VCCAUX和VCCO，以实现最小电流消耗，并确保I / O在上电时为3。 有关详细信息，请参阅http://www.xilinx.com/support/documentation/data_sheets/ds187-XC7Z010-XC7Z020-Data-Sheet.pdf第8页。 _______________________________________________如果有助于解决您的查询，请将此帖子标记为“接受为解决方案”。 因此，它将有助于其他论坛用户直接参考答案。如果您认为该信息有用且面向答复，请给予此帖子称赞。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2380 浏览 7 评论
2797 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2262 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2428 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
755浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
365浏览 1评论
1961浏览 0评论
681浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1256
评论
淘帖
2184
