完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，大家好，
我设计了一个具有1个AXI主端口的用户块，它通过AXI互连连接到MIG块。 该用户块只具有读取功能，因此如何将数据写入DDR SRAM。 是否可以使用SDK？ 因为当我打开SDK时它不会显示我的地址图。 谢谢 
0
|
|
相关推荐
5个回答
|
|
|
嗨@ nhotiti309，
如果您没有microblaze或zynq，则无法使用SDK。 问候， 弗洛朗 FlorentProduct应用工程师 - Xilinx技术支持EMEA ------------------------------------------ -------------------------------------------------- ----------------------------不要忘记回复，kudo，并接受作为解决方案。 |
|
|
|
|
|
|
|
|
|
|
|
嗨@ nhotiti309，
您可以在HW（在IP内部）中执行AXI接口，但如果没有MB，您将无法在SW中执行此操作 FlorentProduct应用工程师 - Xilinx技术支持EMEA ------------------------------------------ -------------------------------------------------- ----------------------------不要忘记回复，kudo，并接受作为解决方案。 |
|
|
|
|
|
@florentw
有什么方法可以获得DDR3 SRAM的初始默认值吗？ 或者如果我同时使用Microblaze和我的IP连接到MIG怎么办？ 然后使用microblaze将数据写入DDR，之后我的IP将从DDR开始读取。 谢谢 |
|
|
|
|
|
嗨@ nhotiti309，
是的，您可以使用AXI互连将microblaze和IP连接到MIG 问候， 弗洛朗 FlorentProduct应用工程师 - Xilinx技术支持EMEA ------------------------------------------ -------------------------------------------------- ----------------------------不要忘记回复，kudo，并接受作为解决方案。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1124浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
447浏览 1评论
2002浏览 0评论
725浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
661
评论
淘帖
361
