完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
962
|
嗨，
我使用的是Kintex 7（325，-2速度等级）。 我想在VAR_LOAD模式下使用ODELAY并非常频繁地更改抽头值。 我看到ODELAY上的最大时钟速度为800MHz的数据表，但我没有看到任何时序数据，表示在写入新值后，抽头需要多长时间才能更改。时钟边沿和LD之后多长时间 水龙头是否会改变它的新价值？ 它是在下一个时钟边缘之前吗？ 谢谢 
0
|
|
相关推荐
2个回答
|
|
|
@mistercoffeeCheck时序图来自UG471的第139页http://www.xilinx.com/support/documentation/user_guides/ug471_7Series_SelectIO.pdf
-------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问，但快速搜索，以确保它还没有得到解答。 保持对话，获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- |
|
|
|
|
|
gnarahar写道：
@mistercoffeeCheck时序图来自UG471的第139页http://www.xilinx.com/support/documentation/user_guides/ug471_7Series_SelectIO.pdf 好的，我没有考虑过ODDR的时间是否适用于这个特定的问题。 ODDR输出的更改时间是否与ODELAY tap更改相同的时间相同？ 如果是这样，从时序图中我猜我感兴趣的时序参数是Tockq？ 在这种情况下，数据表将其设置为0.5 ns。 谢谢 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2424 浏览 7 评论
2825 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2465 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1212浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
590浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
452浏览 1评论
2006浏览 0评论
731浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
248
