如何分配大的ram空间？

这些工具应该没有500kbit RAM的问题 - 只有16个块RAM实例。
合成花费很长时间的一个常见原因（尽管一小时不是那么长），RAM不能正确地作为RAM处理，而是实现为500,000个单独的触发器。
除了无法实现之外，这往往会使合成工具的内存占用空间爆炸，从而导致在运行该过程的机器上进行交换（因此永远占用）。
确保用于推断RAM的机制符合语言模板提供的RAM编码指南
工具 - >语言模板 - > {Verilog / VHDL} - >综合构造 - >编码示例 - > RAM - > BlockRAM - > {正确类型的RAM}
此外，由于您已经尝试使用较小的RAM，因此您应该能够打开合成设计并验证RAM是否实现为BlockRAM而不是触发器。
Avrum

报告单元格用法：
+ ------ + ------- + ------ +
|
|细胞|计数|
+ ------ + ------- + ------ +
| 1 | BUFG |
2 |
| 2 | CARRY4 |
22 |
| 3 | LUT1 |
80 |
| 4 | LUT2 |
20 |
| 5 | LUT3 |
32 |
| 6 | LUT4 |
37 |
| 7 | LUT5 |
1218 |
| 8 | LUT6 |
477 |
| 9 | MUXF7 |
80 |
| 10 | MUXF8 |
4 |
| 11 | FDRE |
1329 |
| 12 | IBUF |
2 |
| 13 | OBUF |
23 |
+ ------ + ------- + ------ +
报告实例区域：
+ ------ + ----------------- + -------------- + ------ +
|
|实例|模块|单元|
+ ------ + ----------------- + -------------- + ------ +
| 1 | top |
|
3326 |
| 2 |
nolabel_line30 | a |
1346 |
| 3 |
nolabel_line31 | b |
110 |
| 4 |
nolabel_line32 | c |
79 |
| 5 |
nolabel_line33 | d |
1727 |
+ ------ + ----------------- + -------------- + ------ +
模块d
详细的RTL组件信息：
+ ---注册：
4位寄存器：= 1201
+ --- Muxes：
2输入1位多路复用器：= 1230
--------------------------------------------------
-------------------------------
完成的RTL分层组件统计
--------------------------------------------------
-------------------------------
--------------------------------------------------
-------------------------------
启动零件资源摘要
--------------------------------------------------
-------------------------------
部分资源：
DSP：90（长度：60）
BRAMs：100（col长：RAMB18 60 RAMB36 30）
我将4800位内存定义为测试，它合成了大约2分钟。
结果是这样的。
我认为通过使用BRam它可以正常工作，或者我应该看看另一个地方。
如果是对的，我猜我应该等待合成的结束。

它不使用BRAM，（1200个4位寄存器是4800 DFF - 寄存器是DFF！）
它正在使用DFF。
所以对于500K，它永远不会工作。
Austin Lesea主要工程师Xilinx San Jose

不，显然不使用BRAM。
如果使用BRAM，则RAMB18E1或RAMB36E1单元将显示在“报告单元使用情况”表中。
话虽如此，您的设计仅使用1329个FF，因此4800位存储器也不在触发器中。
因此，无论是使用LUT作为分布式RAM，还是代码存在问题，实际上并没有实现4800位的存储。
要查看它是否使用分布式RAM，请打开合成设计并执行“report_utilization” - 它将显示“LUT as Memory”计数。
每个LUT可以实现64x1 SRAM。
但是，对于500kbit的RAM，必须使用Block RAM。
即使是分布式RAM也会太大。
再次确保您正确使用RTL模板。
Block RAM必须是同步（1个时钟延迟）读取，而分布式RAM具有异步（0个时钟延迟）读取。
如果您的RTL调用异步读取，那么工具将别无选择，只能在分布式RAM中实现它们，尽管您要求的内存大小太大而无法在分布式RAM中执行...
Avrum

一个，
错过了。
是的，它没有加起来，因此很可能由于错误而删除（优化）DFF。
Austin Lesea主要工程师Xilinx San Jose

谢谢你的回答。
我相信我写的同步Ram。
我随机发现问题是总是阻塞if-else阻塞。
在零或一个条件下，它可以是可合成的。
但是，当我添加第二个条件时，无论是'else'还是另一个'if'在不同的always块中，我的内存块是不可解决的。
我该怎么办？

If_else块用于决定写入或读取内存。

我将再重复一遍 - 使用语言模板。
Avrum

对不起，我以前的消息有点乱，所以我删除它。
首先，@ avrumwi在您第一次使用时查看了代码。
但是，我的主要目的是了解我做错了什么。
我成功地隔离了这个问题。
我用了一个内存模块。
我将我的meory定义为寄存器，用电线从外部获取数据并成功存储在我想要的内存地址中。
我也能够从选定的adres读取数据并写入小寄存器）。
当我将输出线连接到这个小寄存器时，问题就出现了。
当我这样做时，合成过程没有完成。