完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
本次将根据开发板的实际外设情况做简单的测试,本次选择的例程为数字钟,直接使用了官方例程,打开工程查看文件结构:
官方例程对数字钟的功能进行了简单的分割,这样的代码开发模式是常见的也是规范的,高云的开发手册也同样推荐“对于复杂的系统级设计,分层次编码是很有必要的。 分层次编码可以一次综合所有的模块, 也可以按层次结构分别综合各个模块。 当一次综合所有模块时, 设计可以被综合成一个无层次结构的模块或者多个带层次结构的模块。这两个策略各有优缺点,在复杂的系统级设计中分层次编码更具优势,原因在于分层次编码更容易定位问题,同时提高了模块的重用性并缩短了开发周期。 当然分层次编码导致优化只能局限在模块内部而不能跨模块优化,这会导致更高的资源利用率和更低的设计性能。但是用户可以采用合理的分层结构克服这些缺陷。”下面我们来具体看一下代码功能,首先是第一个复位功能: 其用一个计数器产生全局复位信号,下面为数字钟核心的计数器模块: 两个计数器实现了核心的计数功能,下面为通过按键进行校准: 其中还包含了按键消抖过程,下面为分频模块从而产生数码管的控制时钟: 产生的控制时钟用于数码管刷新,然后数码管控制模块如下所示: 控制逻辑比较简单,分为段选和位选的控制,进行综合实现然后下载程序: 可以看到时分秒的跳动,实验完成。 ` 0
官方例程对数字钟的功能进行了简单的分割,这样的代码开发模式是常见的也是规范的,高云的开发手册也同样推荐“对于复杂的系统级设计,分层次编码是很有必要的。 分层次编码可以一次综合所有的模块, 也可以按层次结构分别综合各个模块。 当一次综合所有模块时, 设计可以被综合成一个无层次结构的模块或者多个带层次结构的模块。这两个策略各有优缺点,在复杂的系统级设计中分层次编码更具优势,原因在于分层次编码更容易定位问题,同时提高了模块的重用性并缩短了开发周期。 当然分层次编码导致优化只能局限在模块内部而不能跨模块优化,这会导致更高的资源利用率和更低的设计性能。但是用户可以采用合理的分层结构克服这些缺陷。”下面我们来具体看一下代码功能,首先是第一个复位功能:
其用一个计数器产生全局复位信号,下面为数字钟核心的计数器模块: 两个计数器实现了核心的计数功能,下面为通过按键进行校准: 其中还包含了按键消抖过程,下面为分频模块从而产生数码管的控制时钟: 产生的控制时钟用于数码管刷新,然后数码管控制模块如下所示: 控制逻辑比较简单,分为段选和位选的控制,进行综合实现然后下载程序: 可以看到时分秒的跳动,实验完成。 ` 0
其用一个计数器产生全局复位信号,下面为数字钟核心的计数器模块:
两个计数器实现了核心的计数功能,下面为通过按键进行校准: 其中还包含了按键消抖过程,下面为分频模块从而产生数码管的控制时钟: 产生的控制时钟用于数码管刷新,然后数码管控制模块如下所示: 控制逻辑比较简单,分为段选和位选的控制,进行综合实现然后下载程序: 可以看到时分秒的跳动,实验完成。 ` 0
两个计数器实现了核心的计数功能,下面为通过按键进行校准:
其中还包含了按键消抖过程,下面为分频模块从而产生数码管的控制时钟:
产生的控制时钟用于数码管刷新,然后数码管控制模块如下所示:
控制逻辑比较简单,分为段选和位选的控制,进行综合实现然后下载程序:
可以看到时分秒的跳动,实验完成。
你正在撰写讨论
如果你是对讨论或其他讨论精选点评或询问,请使用“评论”功能。
发布讨论
矩阵4x4个按键,如何把识别结果按编号01-16(十进制)显示在两个七段数码管上?
834 浏览 0 评论
FPGA做深度学习能走多远?
851 浏览 0 评论
奇怪的CPLD问题:能下载,不工作
1741 浏览 0 评论
写 Verilog 如何做到心中有电路?
460 浏览 0 评论
怎么样提高verilog代码编写水平?
640 浏览 0 评论
高速总线背板设计
1230 浏览 24 评论
新技术VPX VME64总线介绍
5452 浏览 113 评论
电子发烧友网
电子发烧友论坛
查看 »
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-5 05:11 , Processed in 0.696234 second(s), Total 65, Slave 47 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com