完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
大家好
在ug470,第90页,启动部分结束时的i / o转换,它指出: 在具有HR I / O bank上的多功能配置引脚的Artix-7和Kintex-7系列中,如果bank的Vcco为1.8V或更低,并且该bank上的引脚为Low或浮动, 然后输入可能在配置启动期间有0-1-0过渡到互连逻辑。 问题是 : 何时以及为什么引脚的值从0变为1,从1变为0? 谁能解释过渡的细节? |
|
相关推荐
3个回答
|
|
|
|
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2215 浏览 7 评论
2640 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2119 浏览 9 评论
3188 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2243 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
491浏览 1评论
1568浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2217浏览 0评论
543浏览 0评论
1702浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-6-26 10:53 , Processed in 1.227971 second(s), Total 53, Slave 46 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191