[经验]

【MYMINIEYE Runber蜂鸟开发版免费试用连载】高云云源初体验

2020-8-2 13:25:15

2329

本次开始尝试使用高云的开发软件，众所周知国产EDA软件的开发是十分困难的，其甚至开发难度不逊色于开发FPGA器件本身，本次尝试使用高云自主研发的Gowin云源软件，版本为最新的1.9.6，其安装过程简单而快捷，因为目前已经无法提供带有Synplify Pro的license，所以直接选择了仅包含高云自主开发的综合器版本，其十分小巧，仅有149M的安装包，其相比于vivado动辄几十个G的情况，小巧了太多太多，电脑运行也是十分的流畅，安装过程十分简单，不再叙述，安装完成后导入免费license，打开软件界面如下所示：

看到中文的软件实在是很贴心，国人使用其开发应该更加得心应手。同时高云公司为了方便开发者了解开发工具，编写了一套开发文档：

文档均为中文，国人也可以更加快速上手。文档十分齐全，也可以方便FPGA初学者快速熟悉FPGA开发流程。对于整个设计流程采用高云自研工具综合， FloorPlanner 工具添加物理约束和时序优化， timing Constraints Editor 添加时序约束， GAO 工具添加GAO 配置文件和采集数据， GPA 功耗分析工具添加 GPA 配置文件，Programmer 工具进行比特流下载。下面将使用一个工程为例，帮助我们熟悉上述过程，首先创建工程：

选择了对应的芯片类型，完成工程创建。然后我们新建一个Verilog文件：

可以看到工程目录以及出现了新建的Verilog文件。我们选择自带的高云综合器进行综合：

综合速度极快，远远高于vivado，然后我们可以添加物理约束，可以使用手动编写或者使用FloorPlanner进行约束，这里我们使用FloorPlanner：

主要设置了端口位置和电平标准，然后我们创建时序约束：

这里仅创建了周期约束，时钟周期为12M。这里我们不用逻辑分析仪和功耗分析，然后进行布局布线，简单观察时序分析结果：

可以看到目标频率为12Mhz而得到的结果为134.344Mhz，满足了要求时序收敛，然后就可以生成比特流进行下载：

下载过后可以看到8个led周期性的闪动，表明程序生效。