设计中模拟电路设计带来的挑战

2008-7-10 23:11:00 5764

0 本帖最后由 gk320830 于 2015-3-9 16:05 编辑设计中模拟电路设计带来的挑战随着180nm发程在之现的间师并数的们解把耦字这决合电归效这路咎应些设于计问，及寄工也题以不程生。下效师用集应顾来成及。说电由信，路于号最制初极在造小的长工的数走艺工线字的艺上电出尺的路现寸传设，而输计数出工延字现程迟电师。的路当们物的理如然设效噪同计在应声也和是天具堂串这有一扰些了般问的模，问题拟题存设电除在计路外的团的，根队色本不细彩用原心，考因的数。虑团字对信队设可于号计以现线工用中都数起字消着费至电关子重产要的品的作增用长，例意如味：着模无拟线电通信路、已经无成线网为半络、导体无工线业计算的机重外要部设分、。模拟电路在许多方面的应MP3艰的助等半。。苦基。导这十本体种的到趋工十势艺电；不路五因年仅仿此以使真前，得器模，这就模可拟些半拟设以设计帮导计者体助工设拥对芯程计有片成师者熟公们实的司现喜器令来欢人件用说模满一更打型重意、要一的打、设设更的计计晶有规目利标体则管可，。来图并搭，且建而可且以电从路使。得先他前模播的拟们放设设不器计计需，经要工以验程利及用中师数得们最码到先更相进帮加机竟对熟种，的设方半计法如它果进采导为一行硅用体改了工仿个同变艺真电样，上器路法的然所的半后。需布导局再今的次天体验结，工证构流费模片艺符。用。拟合如最低电对果于路近于的重电设仅新芯路计有少片的进者量布规行们局器一格可件结个，能和要花构设掩与采哨计模的用师先的前就新的可设设以规计计自格来所信不说需符的地，，手费认工为用设调它。计试师也实可是适际以可上用按行，于下原有的，型一些测因个工试为芯程数师这片。在称据毕这成来65nm工作在的晶片技术设计由数千个晶体管组成、2.4GHz的射频（RF化噪。声以这及个收电发源噪器声与的上百干万扰个下），数收字它发电必器路须，逻能这辑够种门正技常共术的同会集工因作成加。在工同另一外块，、在芯电片这压上种、，工温而艺度下且的，一不次在同的这而流些存片逻在费辑很用电宽超路的产过性生了能的变衬底50元。万美说不可，能仅仅的凭。依直赖觉于来先判前断的收设发计器经数验千，个或器者件通中过哪流个片对来数进字行逻设辑计开验关产证的生方的法电已源不噪适声用最敏这感种，情那况。是非对常设困计者难来甚至Berkeley 设计自动化公司总裁兼CEO Ravi Subramanian他参数们。的经“验验证和直工具觉需，要这使些用验先证工进具的可电以路精分析确技地术分析，出利用用此先技进术的博半可士导以认分体为析工，像艺设加计工者的需复要杂利模用拟验电证路工的具全来部积关累键 RF杂物理行为，从而使设计得到最大的保证，并且尽可能地少用甚至不用硅仿真收器发。器这样的模拟电路的复远电这大路种于一设方法旦计数的者进字复入们电生杂提路高，度产良而阶率且段的在，同模一一项拟工电技艺路术就下。一会一些些出现小新的的另变一技术化个可就新以的会通问影题过响一编：良块程率晶逻辑圆变上来化的。实成模现品电拟数路电的量路修。对整电工，路艺修偏这整差就的技大敏术感简是性模化远拟了 (详见“一次性可编程（OTP）片上非易失性模拟修整用存储器”)。Sagantec公司产品市场经理Stephan Filarsky们路信影和息的响版保，互存版连图在工直图接程设工影师计作们主响数到根据要整据集库他个中中，在们设因时设计计的为序模功这比能些较拟实版关信键现息图。的的在版经区为验图域了。控手和解制工网对释这处表于说种理中模，都情拟这在没况电些数，约有路字设束体来世计条现说界者件，，，情可。设器以工况计件利程者就的用师们不布同们模必局拟很了须主约经，少要有束常器对条重方件电法新件的路将。生布的如成这局时以今约些序，约及束有它条电束件。另外，在模拟电路物理设计阶段，设计者们需要花费大件的地度、、细对出连节器处线件货尺、有量差多寸产边别进生巨。形行大等调这。的其整影同中的例不时响乏子。，。由许多于而如最输终出果电能负路够载和匹通版配过、图工具工具有自艺相转动同换地的部，对分拓或器扑为的件时进结了满间行构和，调足对精它整，力称们和则在仅匹一会配在对些枯的器模需件燥拟的参要电数而细路和节的不几得上设何，计不如手图速器动形 EDA工具的挑战Cadence公司负责生产联盟的业务发展部主管Pankaj Mayor杂，对于一家公司来说单独完成某项设计是不可能的。像图发现，电子设计的过程现在变得非常复2系品，统而设只计有公司这是样整才个有可电子能在设规计的定领的导开者发；时而间如、今开，发成则本必下须开要由发中出显多满示各足的个设，计领历功域史的能上公要，司求处的联于产合垂来品直共。产那同业开些链曾发上某在面种的产130nm和90nm半导体工艺上成功开发出产品的公司成为了Pankaj所谓的“虚拟联盟”的先行者。Applied Wave Research公司负责市场的副总裁Tom Quan无师们论是在在设计阶段，即使是最关键的时候也不能及时地进行信号完解整释性说分：析“。这”种无分论离是的在环时境域和还数是据在使频工域程、 IC的物理实现阶段还是在模块或PCB接信口号，完成导有致了效的设计联延合仿迟增真加和和分析更多是很的返困工难等的。。值的得板说卡明阶的段是，，不由统于一芯的片环与境封、装可的怜设的计建工模具和之提间取缺能乏力友使好得的对数与析。字模一当逻拟定辑面、程的射对度低硬频上维设件，计复设定联杂计制系的性在设时，一计综候合起的，，通设复苏常计这归可思也路是因以由于通将消常于其分模与费拟电为数两子、字类射的逻爆辑：频设设综炸性计计合紧具发设有计密展高地与，联维定这的系制是在由设复于一计杂起问消。；题费对而电而于定子许且包多制需含工设要程了计更大则师多更量来的的加手说紧动模，由拟密分于地、射频电路，例如无线产品领域。更高的速度导致许多应用中时钟域、日益复杂的时钟倍频、时钟同步技术、噪声控制以及数高字速问题成了模拟方面的问题，其中就包括多I/O巨大的增长，这主要是由于市场对无线通信技术领域的巨大需求，如全等球。移另动外通，信射系频统电（路设计也取得了GSM址（）、码分多CDMA）、蓝牙（Bluetooth）、无线设备（Wi-Fi）以及全球定位系统（GPS知识产权（）等。这种增长导致了IP）创造成为瓶颈，这主要是由于设计对IP长。的需求增长超过了成熟有经验的设计师数量的增数频量、举增例长来得却说非，常制造缓慢商，每而天生且要产想数在百万这的个用工于业蜂领窝域电更话有效的地功工率作放大，器这，类工然程而师能必够须设比计以前这种具有产品更的高工的射程师IC设计方面的专业知识水平。然而在过去的30师也授题就物。的理培没如养有果和能方电美力国面子，方处的面培理大模的学养理出拟不的能效论解工应，所程决。以师其这们它现个更像问在中多题他地国们，美具、比有印国美度将逻国会、能辑俄方失够年去面罗提间在的供斯，更以知美及多识国而数一的很些量教少欧的育或设洲系者计国统师没家把有一来主直物解要理坚决精电持现力子对在放方工设在面程计了的专中逻经业出辑验的现设，学的计因生问工此教程IC设计领域的领先地位。复具有杂很现的宽在设的计的，设工先计作者范进围们的做要仿求设真，计和其时验中需证包要工括更具噪是加复声非常特杂必性的、要验线的证。工性度在作、，最增而近益且的这、需相要些年位面，噪对许声更多多以的及功变耗量等。例。所如射以对频于收发验证器这电些路EDA的合工分析具和，提以高期，望减所轻以这模方拟面电的路设大计多数的努复力杂只性能。但说是是取，得因了为部在分工成具功功。能和工程方法的某司些推方出面了还模需拟要电进路一的步综多能主的力要的的参对数极于工模作平限拟。还衡。由电是路于这在寄晶设种计生分体析管来现空说象和版、间，会温图从随级度行着和。为工描所述艺设到变计原的化理以电及图路实尺噪现寸声呈再互指到扰最数等终问规题版律的图增的长复，实杂而现性且，，整今会个迅天速工过达程程比到师数计们做字算资模设源拟计和设需工计要更具时综相合对更出的多比，的较另参好外数的在其意结味它果着。方精面更抵确多的地偿约确掉大定束部。大只量分增有的加当约的设束计条时者件间非所也常需是精可的确时能间的地确与。定通了过综大量合工约具束条来件完后成，设模计所拟综增加合工的具时才间能是由于单元库（cell-library只有少量几个如延迟时间、输）出概负念载的等发变展量，，数所字以设这计些领参域数得化以单通元过库综可合以工相具对成容功易地地实被现综设计。这些库中/用。然而，通常模拟时序引擎调IP不适于这种方法。到今天为止，还没有哪家公司成功地将参数连续变化的模拟IP植到参数分立的数字库中。通常，模拟移IP式方化法，的除能非力。保当证电电路路被设计应要用求在一完次全可流控片成的对功环工时境艺下，变。设化计、者电们路无互论扰何等时更也加不敏太感可，能从接而受限这制种了“将菜这单些式库”充的分综格合在模拟电路设计过程中，需要用来验证设计的仿真工作得更加突出。尽管工程师们做了大量的工作，而且仿真器已正经发在成展了为更大的瓶颈，而且比在数字领域表现30多年，但Spice最好的选择。在最近的这些年，许多公司推出了许多版本的仍然是电路仿真器Spice行了大量的折中考虑。它们可以让工程师们在。这些仿真器在仿真精度和速度之间进5%~10%时间内消除设计中大多数明显的问题。一旦电路达到了这的个精精度度内级对别电，路工进程行师仿们真就验可证以，用从传而统可的以在较短的Spice真器来进行长时间、高精度的仿真。仿Mentor Graphics 对从系统设计到电路设计的各个阶段进行仿真验证。而公且司它推还出支了持一多个种具语有言单和一建内模核级的别验，证如环境，它可以VHDL 、Verilog、VHDL-AMS、Verilog-A（MS）、Spice以及C语言等。种模型一技种术支持组多合种在一语种言、熟悉具的有接多口种中仿可真以运大算的环节约境时可以间让和提工高程师产们量。为他们的设计选择出最的组合。把多Cadence公司Virtuoso业务部主管Steve Lewis表示，Cadence公司一直在努力去更新它的仿真平台，从而更好地满足混合信号IC需求。最新版的仿真平台设计者的AMS-Ultra融合了Cadence公司的模拟仿真器Specter、Specter RF、UltraSim等，其中Specter RF可以满足通信电路设计的需要，而UltraSim是一款高速的Spice仿真器。不像纯粹的片上数字电路那样，极少有模拟电路可以在工补作偿。以及设其计他者想需要要达调到整精的密性放能指大标器、要参求。考电压，以及其它模芯拟片电制路造的流电程路元完件成后，以在一满块足苛硅刻片上的增就能益、很好电压地光切割基金于几属和种多技晶术硅，互晶连圆、和齐芯纳片二级极模管拟电调路整电调阻整（技基术已于雪经发崩二展极了很管多击年穿原，理其）中、包利括用激电光流调熔整薄断膜多晶电和阻、在激EPROM或EEPROM中存储位字来控制DAC调整电流和电压等几种技术。在标准混合信号的CMOS中个，传统这的些片方法上都模在拟调不同整程技度术上都存发在挥着着作这用样，或但那是样当的设不足计师。调整模拟电路时它们也表现出了各自的缺点工。艺每例如激光调整电阻技术、EEPROM和EPROM圆些术技加和术快工速成像熔采本用、断资融技丝金术开结需要支构大。，就的这会电些技增流术，加所也设可计以以就面采会积用降，大低对于精于都芯度大是。片的非工梯常形作复时网杂的络来的电压说，和面还电积得考流的虑，增加使这还用可以它会导们很致所显带快著。速来激的的熔光额切外断的割。技晶一一次性可编程（OTP）非易失性存储器技术提供了一种可以通过控制DAC法，它可以提供精确的性能而没有其他几种调整技术的缺点。输出来调整模拟电路的方中，在对芯于片使制用造薄膜中，电使阻用和不增加掩模步骤的非易失性存储器技术是降低成本的关键。即使在低位的应用EPROM技术来说，会需要额外的增加掩模操作，从而使芯片成本显著增加。使用标准的CMOS降低，这都是其他调整非技易术失无性法存达储到技的。能够随着加工艺尺寸的减小而使模拟调整部分的规模同时得到Kilopass已经证明在当前先进的90nm CMOS效的工艺中实现一个有OTP非挥发性存储器是可行的。具有竞争力的标准 CMOS非易失性存储器比现在最先进的工艺至少要落后两代，目前大约在180nm更计储大者或的者可芯工以艺片在芯的下可处片的以理实数引现擎字。部使混分用合的的信高其号位他代芯计码片数中等应的。用嵌中使入式用相非易同的失性非易存储失性器对存储于技模拟术调，如整可还靠有的另、外小的好面处积：的芯固件片设存或作者信息：Charles Ng 0
2008-7-10 23:11:00　　评论淘帖0 相关推荐 • 模拟电路设计面对的节点和代工挑战 4538 • 模拟电路设计中遇到的问题 150 • 电路设计中的模拟地与数字地 0 • PCB板电路设计中的数字地和模拟地 1418 • 模拟电路设计中该如何选择电容 8314 • 模拟电路设计中该如何选择电容 1472 • 便携设备中的模拟电路设计 1069 • 便携设备中的模拟电路设计pdf 2631 • 基准电压源电路设计中遇到的挑战和要求 4596 • 负载点电源带来什么挑战 1908 3 个讨论