ADSP-2100系列数字信号处理器

　　摘要
　　16位定点数字信号处理器；片上存储器；增强的哈佛三总线体系结构；性能：指令总线和双数据总线；独立计算单位：ALU，乘法器/累加器和换档器；单周期指令执行与多功能。
　　说明
　　片上程序存储器&数据存储器RAM；集成I/O外围设备：串行端口、计时器，主机接口端口（仅限ADSP-2111）。
　　特征
　　25 MIPS，40 ns最大指令率；用于程序和数据存储器的独立片上总线；程序存储器同时存储指令和数据（三总线性能）；带模和的双数据地址生成器；位反向寻址；零开销的高效程序排序；循环：单循环循环设置；片上程序存储器的自动引导；字节范围的外部存储器（如EPROM）；带压缩硬件的双缓冲串行端口，自动数据缓冲和多通道操作；ADSP-2111主机接口端口提供简单的接口至68000、80C51、ADSP-21xx等。ADSP-2111程序存储器的自动引导；通过主机接口端口；三个边缘或电平敏感中断；低功耗空闲指令；PGA、PLCC、PQFP和TQFP包；提供MIL-STD-883B版本。
　　一般说明
　　ADSP-2100系列处理器是为数字信号处理（DSP）和其他高速数字处理应用而优化的单片机。ADSP-21xx处理器都是建立在一个公共核心之上的。每个处理器将核心的DSP架构计算单元、数据地址生成器和程序序列器与不同的功能相结合，如片上程序和数据存储器RAM、可编程定时器、一个或两个串行端口，以及在ADSP-2111上的主机接口端口。
　　
　　本数据表描述了以下ADSP-2100系列处理器：
　　ADSP-2101；
　　ADSP-2103:3.3V版本的ADSP-2101；
　　ADSP-2105：低成本数字信号处理器；
　　ADSP-2111：带主机接口的DSP；
　　ADSP-2115；
　　ADSP-2161/62/63/64：自定义ROM编程的DSP。
　　不包括以下ADSP-2100系列处理器在本数据表中：
　　ADSP-2100A:DSP微处理器；
　　ADSP-2165/66:ROM编程ADSP-216x处理器带电源关闭和更大的芯片存储器（12K程序存储器ROM，1K程序存储器RAM，4K数据内存RAM）；
　　ADSP-21msp5x：混合信号DSP处理器集成片上A/D和D/A plus掉电；
　　ADSP-2171：速度和功能增强型ADSP-2100具有主机接口端口的系列处理器，关机和指令集扩展用于位操作、乘法、偏置舍入和全局中断屏蔽；
　　ADSP-2181：带有ADSP-2171的ADSP-21xx处理器特性加上80K字节的片上RAM配置为16K字的程序存储器和16K字的数据存储器。
　　请参阅每个处理器的个别数据表更多信息。
　　最高性能的ADSP-21xx处理器采用高速、亚微米、双层金属CMOS工艺制造，工作频率为25mhz，指令周期为40ns。每条指令都可以在一个周期内执行。在CMOS中制造导致低功耗。
　　ADSP-2100家庭灵活的体系结构和综合的指令集支持高度并行性。在一个周期内，ADSP-21xx可以执行以下所有操作：
　　（1）、生成下一个程序地址
　　（2）、获取下一条指令
　　（3）、执行一次或两次数据移动
　　（4）、更新一个或两个数据地址指针
　　（5）、执行计算
　　（6）、通过一个或两个串行端口接收和传输数据
　　（7）、通过主机接口端口接收和/或传输数据（仅限ADSP-2111）
　　ADSP-2101、ADSP-2105和ADSP-2115包括家庭的基本处理器集。这三个设备中的每一个都包含程序和数据存储器RAM、一个间隔计时器和一个或两个串行端口。ADSP-2103是ADSP-2101的3.3伏电源版本；它在所有其他特性上与ADSP-2101相同。表一显示了每个ADSP-21xx处理器的特性。
　　ADSP-2111在ADSP-21xx集成功能的基本集上增加了一个16位主机接口端口（HIP）。主机端口提供了一个简单的接口，用于主机微处理器或微控制器，如8031、68000或ISA总线。
　　ADSP-216x系列是ADSP-2101和ADSP-2103的内存变体版本，包含工厂编程的片上ROM程序存储器。这些设备为程序和数据存储提供不同数量的片上存储器。表二显示了ADSP-216x系列自定义ROM编码处理器的可用功能。
　　ADSP-216x产品消除了系统中对外部启动EPROM的需要，也可以通过在片上ROM中安装整个应用程序来消除对任何外部程序内存的需要。因此，这些设备为大量应用提供了一个极好的选择，其中板空间和系统成本限制是关键问题。
　　开发工具
　　ADSP-21xx处理器由一整套用于系统开发的工具支持。ADSP-2100系列开发软件包括C和汇编语言工具，允许程序员为任何ADSP-21xx处理器编写代码。ANSI C编译器生成ADSP-21xx程序集源代码，而运行时C库提供ANSI标准和自定义的DSP库例程。ADSP21xx汇编程序生成目标代码模块，链接器将这些模块组合到可执行文件中。处理器模拟器提供了一个交互式指令级模拟，具有可重构、窗口化的用户界面。PROM拆分器实用程序生成与PROM程序员兼容的文件。
　　EZ-ICE®在线仿真器通过提供一系列的仿真功能（如修改内存和寄存器值以及执行断点）来调试ADSP-21xx系统。EZ-LAB®演示板是执行基于EPROM的程序的完整的DSP系统。
　　EZ Kit Lite是一个非常低成本的评估/开发平台，包含评估ADSP-21xx体系结构所需的硬件和软件。
　　ADSP-2100系列软件和硬件开发工具数据表（ADDS-21xx-Tools）中提供了更多详细信息和订购信息。本数据表可向任何模拟设备销售办公室或经销商索取。
　　附加信息
　　本数据表概述了ADSP-21xx处理器的功能。有关架构和指令集的详细设计信息，请参阅模拟设备提供的ADSP-2100系列用户手册。
　　体系结构概述
　　图1显示了ADSP-21xx体系结构的框图。
　　处理器包含三个独立的计算单元：ALU、乘法器/累加器（MAC）和移位器。计算单元直接处理16位数据，并具有支持多精度计算的规定。ALU执行一组标准的算术和逻辑操作；也支持除法原语。MAC执行单周期乘法、乘法/加法和乘法/减法运算。移位器执行逻辑和算术移位、规范化、非规范化和派生指数运算。该移位器可以有效地实现包括多字浮点表示的数字格式控制。
　　内部结果（R）总线直接连接计算单元，以便任何单元的输出可以用作下一个循环中任何单元的输入。
　　一个强大的程序序列器和两个专用的数据地址生成器确保了这些计算单元的有效使用。sequencer支持条件跳转、子例程调用和单周期返回。使用内部循环计数器和循环堆栈，ADSP-21xx以零开销执行循环代码不需要显式跳转指令来维护循环。
　　两个数据地址生成器（DAG）为同时从数据内存和程序内存获取双操作数提供地址。每个DAG维护和更新四个地址指针。每当使用指针访问数据（间接寻址）时，它都会被四个修改寄存器中的一个的值进行后修改。长度值可以与每个指针相关联，以实现循环缓冲区的自动模寻址。串行端口还使用循环缓冲功能来自动将数据传输到（或从）onchip内存。
　　通过使用五条内部总线实现高效的数据传输：
　　（1）、程序存储器地址（PMA）总线；
　　（2）、程序存储器数据（PMD）总线；
　　（3）、数据存储器地址（DMA）总线；
　　（4）、数据存储数据（DMD）总线；
　　（5）、结果（R）总线。
　　两个地址总线（PMA，DMA）共享一个外部地址总线，允许从芯片外扩展内存，以及EZ-ICE和EZ-LAB是Analog Devices，Inc.的注册商标。
　　两条数据总线（PMD、DMD）共享一条外部数据总线。
　　BMS、DMS和PMS信号指示哪个内存空间正在使用外部总线。
　　程序存储器可以同时存储指令和数据，允许ADSP-21xx在一个周期内提取两个操作数，一个来自程序存储器，一个来自数据存储器。处理器可以从片上程序存储器中取出一个操作数，并在同一周期中取出下一条指令。
　　存储器接口支持慢存储器和带可编程等待状态生成的存储器映射外设。外部设备可以通过总线请求/授权信号的使用（BR，BG）。
　　
　　一个总线授权执行模式（GO模式）允许ADSP21xx继续从内存运行。第二种执行模式要求在授予总线时停止处理器。
　　每个ADSP-21xx处理器都可以响应几个不同的中断。最多可以有三个外部中断，配置为边缘或级别敏感。内部中断可以由定时器、串行端口产生，在ADSP-2111上，主机接口端口。还有一个主复位信号。
　　启动电路提供从字节宽的外部存储器自动加载片上程序存储器的功能。复位后，自动生成三种等待状态。例如，这允许60 ns ADSP-2101使用200 ns EPROM作为外部引导内存。无需额外硬件，可从EPROM中选择和加载多个程序。
　　SPORT1（串行端口1）上的数据接收和发送管脚可以作为通用输入标志和输出标志进行配置。您可以使用这些管脚向外部设备发送和从外部设备发送事件信号。ADSP-2111有三个附加的标志输出，其状态由软件控制。
　　可编程的间隔定时器可以产生周期性中断。16位计数寄存器（TCOUNT）每n个周期递减一次，其中n–1是存储在8位寄存器（TSCALE）中的缩放值。当计数寄存器的值达到零时，产生中断，计数寄存器从16位周期寄存器（TPERIOD）重新加载。
　　串行端口
　　ADSP-21xx处理器包括两个用于串行通信和多处理器通信的同步串行端口（“SPORTs”）。所有ADSP-21xx处理器都有两个串行端口（SPORT0、SPORT1），但ADSP-2105只有SPORT1。
　　串行端口提供了一个完整的同步串行接口，硬件上有可选的压扩。各种各样的有框或无框数据发送和接收操作模式是可用的。每个运动可以产生一个内部可编程串行时钟或接受一个外部串行时钟。
　　
　　ADSP-21xx串行端口提供以下功能：
　　双向的-每项运动都有一个单独的、双缓冲的发送和接收功能。
　　灵活时钟-每项运动都可以使用外部串行时钟或在内部生成自己的时钟。
　　柔性框架-运动场具有独立的发送和接收功能的帧；每个功能都可以在无帧模式下运行，或者内部生成或外部生成帧同步信号；帧同步信号可以是高电平或反向活动，具有两个脉冲宽度和定时。
　　不同字长-每个运动支持3到16位的串行数据字长度。
　　硬件压扩-根据CCITT建议G.711，每项运动都提供了可选的A-法和μ-法压扩。
　　灵活中断方案-接收和发送功能可以在完成数据字传输时生成唯一的中断。
　　单周期自动充气-每个运动可以自动接收或发送整个循环数据缓冲区的内容，每个数据字只有一个开销周期；在整个缓冲区的传输完成后生成中断。
　　多通道功能（仅限SPORT0）-SPORT0
　　提供一个多通道接口，用于选择性地接收或发送24字或32字的时分多路串行比特流；此功能对于T1或CEPT接口或多个处理器的网络通信方案特别有用。（请注意，ADSP-2105仅包括SPORT1，而不包括SPORT0，因此不提供多通道操作。）
　　备用配置-SPORT1可以是可选的
　　配置为两个外部中断输入（IRQ0，IRQ1）和标志输入和标志输出信号（FI，FO）。
　　主机接口端口（ADSP-2111）
　　ADSP-2111包括一个主机接口端口（HIP），一个允许轻松连接到主机处理器的并行I/O端口。
　　通过HIP，主机可以访问ADSP-2111
　　作为内存映射外设的处理器。主机接口端口可以看作是双端口存储器或邮箱寄存器的一个区域，它允许ADSP-2111的计算核心与主机之间的通信。主机接口端口完全异步。当ADSP-2111全速运行时，主处理器可以将数据写入HIP。
　　三个管脚为不同类型的主机处理器配置HIP。HSIZE管脚为与主机处理器的8位或16位通信配置HIP。HMD0配置总线选通，选择单独的读写选通或单个读/写选通和主机数据选通。HMD1选择单独的地址（3位）和数据（16位）总线，或具有地址锁存启用的多路16位地址/数据总线。将这些管脚连接到适当的值，可将ADSP2111配置为与各种工业标准微处理器和微型计算机的直线接口。
　　HIP包含六个数据寄存器（HDR5-0）和两个状态寄存器（HSR7-6），其中有一个相关的HMASK寄存器，用于屏蔽来自各个HIP数据寄存器的中断。HIP数据寄存器被映射到ADSP-2111的内部数据存储器中。两个状态寄存器向ADSP-2111和主机处理器提供状态信息。HSR7包含一个软件重置位，可由ADSP-2111和主机设置。
　　HIP传输可以使用中断或轮询进行管理。每当HDR寄存器接收到来自主机处理器写入的数据时，HIP就会生成一个中断。当主机处理器成功读取任何HDR时，它也会产生中断。hdr的读/写状态也存储在HSR寄存器中。
　　HMASK寄存器位可用于屏蔽从单个HDR寄存器产生的读或写中断。IMASK寄存器中的位启用和禁用所有HIP读中断或所有HIP写中断。因此，例如，只有在HMASK中的HDR4写位和IMASK中的HIP写中断启用位都设置好的情况下，对HDR4的写操作才会导致中断。
　　HIP提供了第二种引导ADSP-2111的方法，其中主机处理器将指令加载到HIP中。ADSP-2111自动将数据（在本例中为操作码）传输到内部程序存储器。BMODE管脚确定ADSP-2111是通过HIP从主机处理器引导，还是通过数据总线从外部EPROM引导。
　　中断
　　ADSP-21xx的中断控制器允许处理器以最小的开销响应中断。最多提供三个外部中断输入引脚IRQ0、IRQ1和IRQ2。IRQ2始终可用作专用管脚；IRQ1和IRQ0可以交替配置为串行端口1的一部分。ADSP-21xx还支持定时器、串行端口和主机接口端口（在ADSP-2111上）的内部中断。中断在内部被划分优先级，并且是单独的可屏蔽（不可屏蔽的重置除外）。这个IRQx输入引脚可编程为水平或边缘灵敏度。每个ADSP-21xx处理器的中断优先级如表III所示。
　　ADSP-21xx使用矢量中断方案：当中断被确认时，处理器将程序控制转移到与接收到的中断相对应的中断矢量地址。中断可以选择性地嵌套，以便更高优先级的中断可以抢占当前正在执行的中断服务例程。每个中断向量位置的长度是四条指令，因此简单的服务例程可以完全在这个空间中编码。较长的服务例程需要额外的跳转或调用指令。
　　单个中断请求与IMASK寄存器中的位进行逻辑和运算；然后选择最高优先级的无掩码中断。
　　中断控制寄存器ICNTL允许将外部中断设置为边缘敏感或电平敏感。根据ICNTL中的位4，中断服务例程可以是嵌套的（优先级更高的中断优先）或者是顺序处理的（一次只有一个中断服务处于活动状态）。
　　中断强制和清除寄存器IFC是一个只写寄存器，它包含每个中断的强制位和清除位（除了电平敏感中断和ADSP-2111 HIP中断，这些不能在软件中强制或清除）。
　　当响应中断时，ASTAT、MSTAT和IMASK状态寄存器被推送到状态堆栈上，PC计数器被加载适当的向量地址。状态堆栈有七层深（ADSP-2111上有九层深），允许中断嵌套。执行中断指令返回时，堆栈会自动弹出。
　　管脚定义
　　下页的表四显示了ADSP21xx处理器的管脚定义。任何未使用的输入必须绑定到VDD。
　　
　　系统接口
　　图3显示了ADSP-2101、ADSP的典型系统-2115或ADSP-2103，带有两个串行I/O设备、一个引导EPROM和可选的外部程序和数据存储器。ADSP-2101和ADSP-2103总共可寻址15K字的数据存储器和16K字的程序存储器。ADSP-2115总共可寻址14.5K字的数据存储器和15K字的程序存储器。
　　图4显示了ADSP-2105的系统图，包括一个串行I/O设备、一个引导EPROM、可选的外部程序和数据存储器。ADSP-2105总共可寻址14.5K字的数据存储器和15K字的程序存储器。
　　图5显示了ADSP-2111的系统图，其中包括两个串行I/O设备、一个主机处理器、一个引导EPROM以及可选的外部程序和数据存储器。总共15K字的数据存储器和16K字的程序存储器是可寻址的。
　　可编程的等待状态生成允许处理器轻松连接到慢速外部存储器。
　　ADSP-2101、ADSP-2103、ADSP-2115和ADSP-2111处理器还提供一个外部中断（IRQ2）和两个串行端口（SPORT0、SPORT1）或三个外部端口中断（IRQ2、IRQ1、IRQ0）和一个串行端口（SPORT0）。
　　ADSP-2105提供一个外部中断（IRQ2）和一个串行端口（SPORT1）或三个外部中断（IRQ2，IRQ1，IRQ0）没有串行端口。
　　时钟信号
　　ADSP-21xx处理器的CLKIN输入可以由晶体或TTL兼容的外部时钟信号驱动。在操作过程中，CLKIN输入不能停止或改变频率，也不能在指定的低频极限以下操作。
　　如果使用外部时钟，它应该是以指令速率运行的TTL兼容信号。信号应该连接到处理器的CLKIN输入；在这种情况下，XTAL输入必须保持未连接状态。
　　由于ADSP-21xx处理器包括片内振荡器电路，因此也可以使用外部晶体。晶体应通过CLKIN和XTAL引脚连接，两个电容器如图2所示连接。应使用并联谐振、基频、微处理器级晶体。
　　
　　时钟输出信号（CLKOUT）由处理器生成，与处理器的内部周期同步。
　　重置
　　复位信号启动ADSP-21xx的完全复位。复位信号必须在芯片通电时断言，以确保正确初始化。如果在初始通电期间应用重置信号，则必须保持足够长的时间，以使处理器的内部时钟稳定。如果在通电后的任何时间启动重置，并且输入时钟频率不改变，处理器的内部时钟继续，不需要这个稳定时间。
　　通电顺序被定义为晶体振荡器电路在有效的VDD应用到处理器之后稳定所需的总时间，以及内部锁相环（PLL）锁定到特定晶体频率所需的总时间。至少2000个tCK周期将确保PLL已锁定（然而，这不包括晶体振荡器的启动时间）。在此通电顺序中，复位信号应保持在低位。在随后的任何重置中，重置信号必须满足最小脉冲宽度规范tRSP。要产生复位信号，请使用带有外部施密特触发器的RC电路或商用复位IC。（不要只使用RC电路。）
　　
　　重置输入将所有内部堆栈指针重置为空堆栈条件，屏蔽所有中断，并清除MSTAT登记。当RESET被释放时，引导加载顺序是执行（前提是没有挂起的总线请求，并且芯片配置为引导，MMAP=0）。然后从内部程序内存位置0x0000获取第一条指令。
　　程序存储器接口
　　片上程序存储器地址总线（PMA）和片上程序存储器数据总线（PMD）与片上数据存储器总线（DMA、DMD）复用，形成单个外部数据总线和单个外部地址总线。外部数据总线是双向的，宽24位，允许从外部程序存储器获取指令。程序存储器可以包含代码和数据。
　　外部地址总线宽14位。对于ADSP-2101、ADSP-2103和ADSP-2111，这些线路可以直接寻址16K个字，其中2K个字在芯片上。对于ADSP-2105和ADSP-2115，地址线可以直接寻址多达15K个字，其中1K是片上的。
　　数据线是双向的。程序存储器选择（PMS）信号表示对程序存储器的访问，可以是用作芯片选择信号。写入（WR）信号表示写操作，用作写选通。读取（RD）信号指示读取操作，并用作读取选通或输出启用信号。
　　ADSP-21xx处理器使用PX寄存器将数据从16位寄存器写入24位程序存储器，以提供较低的8位。当处理器从24位程序存储器读取16位数据到16位数据寄存器时，较低的8位被放入PX寄存器。
　　程序内存接口可以生成0到7个等待状态对于外部内存设备；默认值为7个等待状态重置。
　　程序内存映射
　　程序内存可以通过两种方式进行映射，具体取决于MMAP管脚的状态。图6显示了ADSP-2101、ADSP-2103和ADSP-2111的两个程序内存映射。图8显示了ADSP-2105和ADSP-2115的程序内存映射。图7和9显示了ADSP-2161/62和ADSP-2163的程序内存映射/分别是64个。
　　ADSP-2101/ADSP-2103/ADSP-2111
　　当MMAP=0时，片上程序存储器RAM从地址0x0000开始占用2K个字。片外程序存储器使用从地址0x0800开始的剩余14K字。在此配置中，当MMAP=0时，引导加载顺序（如下“引导内存接口”中所述-面“）在释放复位时自动启动。
　　当MMAP=1时，片外程序存储器的14K字从地址0x0000开始，片内程序存储器RAM位于上部的2K字中，从地址0x3800开始。在此配置中，程序内存不会启动，尽管它可以在程序控制下写入和读取。
　　ADSP-2105/ADSP-2115
　　当MMAP=0时，片上程序存储器RAM从地址0x0000开始占用1K个字。片外程序存储器使用从地址0x0800开始的剩余14K字。在此配置中，当MMAP=0时，引导加载顺序（如下“引导内存接口”中所述-面“）在释放复位时自动启动。
　　当MMAP=1时，14K字的片外程序存储器从地址0x0000开始，片内程序存储器RAM位于地址0x3800-0x3BFF之间的1K字中。在此配置中，程序内存不会启动，尽管它可以在程序控制下写入和读取。
　　
　　数据存储接口
　　数据存储器地址总线（DMA）宽14位。双向外部数据总线为24位宽，上部16位用于数据存储器数据（DMD）传输。
　　数据存储器选择（DMS）信号指示对数据的访问存储器，可作为芯片选择信号。write（WR）信号表示写操作，可以用作写操作频闪。读取（RD）信号指示读取操作，并可用作读取选通或输出使能信号。
　　ADSP-21xx处理器支持内存映射I/O，外设内存映射到数据内存地址空间，由处理器以与数据内存相同的方式访问。
　　数据存储映射
　　ADSP-2101/ADSP-2103/ADSP-2111
　　对于ADSP-2101、ADSP-2103和ADSP-2111，片上数据存储器RAM位于从地址0x3800开始的1K字中，如图10所示。从0x3C00到0x3FFF处数据存储器末端的数据存储器位置被保留。系统的控制和状态寄存器、定时器、等待状态配置和串行端口操作都位于内存的这个区域。
　　ADSP-2105/ADSP-2115
　　对于ADSP-2105和ADSP-2115，片上数据存储器RAM驻留在从地址0x3800开始的512个字中，如图10所示。0x3A00中的数据内存位置在0x3FFF处的数据存储器末端保留。系统的控制和状态寄存器、定时器、等待状态配置和串行端口操作都位于内存的这个区域。
　　
　　所有处理器
　　剩余的14K数据存储器位于芯片外。这个外部数据存储器分为五个区域，每个区域都与自己的等待状态生成器相关联。这允许将速度较慢的外围设备映射到指定等待状态的数据内存中。通过将外围设备映射到不同的区域，您可以容纳具有不同等待状态要求的外围设备-是的。重置后，所有区域默认为七个等待状态。
　　启动内存接口
　　在ADSP-2101、ADSP-2103和ADSP-2111上，引导内存是一个外部64K×8空间，分为8个单独的8K×8页。在ADSP-2105和ADSP-2115上，引导内存是一个32K×8的空间，分为8个单独的4K×8页。8位字节由每个处理器自动打包成24位指令字，装入onchip程序存储器。
　　处理器系统控制寄存器中的三位选择引导内存接口加载的页。系统控制寄存器中的另一位允许在软件控制下强制启动加载序列。从启动加载如果MMAP=0，重置后的第0页将自动启动。
　　启动内存接口可以产生0到7个等待状态；重置后默认为三个等待状态。这允许ADSP-21xx从一个低成本的EPROM启动，如27C256。程序内存一次启动一个字节，并转换为24位程序内存字。
　　BMS和RD信号用于选择和选择引导存储器接口。只有8位数据通过数据总线在引脚D8-D15上读取。为了容纳多达8页的引导内存，在引导内存接口中使用数据总线的两个m***作为引导内存地址的两个m***：D23、D22和A13提供引导页码。
　　ADSP-2100系列汇编和链接器允许在执行期间创建需要多个引导页的程序和数据结构。
　　在引导序列中识别BR信号。这个总线在加载当前字节完成后被授予。BR在引导期间可用于在主机处理器的控制下实现引导。
　　总线接口
　　ADSP-21xx处理器可以将其数据和地址总线的控制权交给外部设备。当外部设备需要控制总线时，它断言总线请求信号（BR）。如果ADSP-21xx没有执行外部内存访问，它通过以下方式响应下一个周期中的活动BR输入：
　　（1）、三个表示数据和地址总线以及PMS、DMS、BMS、RD、WR输出驱动器，
　　（2）、断言总线授权（BG）信号，
　　（3）、停止程序执行。
　　但是，如果设置了Go模式，ADSP-21xx在遇到需要外部内存访问的指令之前不会停止程序执行。
　　如果外部设备断言BR信号时ADSP-21xx正在执行外部存储器访问，则在访问完成后的周期（最多8个周期取决于等待状态的数量）之前，ADSP-21xx不会三态存储接口或断言BG信号。当总线被授予时，指令不需要完成；如果一条指令需要多个外部存储器访问，ADSP-21xx将在两个存储器访问之间授予总线。
　　当BR信号被释放时，处理器释放BG信号，重新启用输出驱动程序，并从停止点继续程序执行。
　　总线请求功能始终工作，包括处理器正在引导，并且当RESET处于活动状态时。如果这个功能未使用，BR输入应绑定到高（VDD）。
　　低功耗空闲指令
　　IDLE指令使ADSP-21xx处理器处于低功耗状态，等待中断。当一个中断发生时，它将被服务，并在指令空闲后继续执行。通常，下一条指令将跳转回空闲指令。这实现了一个低功耗的备用循环。
　　IDLE n指令是IDLE的一个特殊版本，它减慢处理器的内部时钟信号，以进一步降低功耗。降低的时钟频率是正常时钟频率的可编程部分，由空闲指令中给定的可选除数n指定。指令的语法为：空闲n;其中n=16、32、64或128。
　　指令使芯片处于空闲状态，以较低的速率运行。当它处于这种状态时，处理器的其他内部时钟信号，如SCLK、CLKOUT和计时器时钟，会以相同的比率减少。在接收到启用中断后，处理器将在IDLE状态中停留最多达N个CKIN循环，其中N是指令中指定的除数，然后恢复正常操作。
　　当使用IDLE n指令时，它会减慢处理器的内部时钟，因此它对传入中断的响应时间-标准空闲状态的1周期响应时间增加n，即时钟除数。当接收到启用中断时，在恢复正常操作之前，ADSP-21xx将保持在空闲状态，直到N个CLKIN周期的最大值（n＝16， 32， 64，或128）。
　　当在具有外部生成的串行时钟（SCLK）的系统中使用IDLE n指令时，串行时钟速率可能快于处理器降低的内部时钟速率。在这些条件下，中断不能以比服务更快的速率产生，这是因为处理器需要从空闲状态中出来的额外时间（最大的N个CKIN周期）。
　　ADSP-216x
　　您可以使用基于ADSP-2101或ADSP-2103 RAM的处理器对ADSP-216x系统进行原型设计。当代码经过充分的开发和调试后，可以提交给模拟设备转换成ADSP-216xrom产品。
　　ADSP-2101ez-ICE仿真器可用于ADSP-216x系统的开发。对于3.3V ADSP-2162和ADSP-2164，电压转换器接口板提供3.3V仿真。
　　附加的覆盖存储器用于ADSP2161/62系统的仿真。应该注意的是，由于使用片外覆盖存储器来模拟ADSP-2161/62，当在同一个周期中执行指令和从片外覆盖存储器获取程序存储器数据时，可能会遇到性能损失。这可以通过在片上存储器中定位程序存储器数据来克服。
　　ADSP-216xrom处理器的订购过程
　　要订购自定义ROM编码的ADSP-2161、ADSP-2162、ADSP-2163或ADSP-2164处理器，必须：
　　1. 完成ADSP ROM订购包中包含的以下表格，可从您的模拟设备销售代表处获得：ADSP-216x ROM规格表；ROM发行协议；ROM NRE协议和最低数量订单（MQO）；预生产ROM产品验收协议。
　　2. 将表单连同ROM代码的内存映像文件（.EXE文件）的两个副本返回到模拟设备。这些文件必须在IBM PC（DOS 2.01或更高版本）的两个3.5”或5.25”软盘上提供。
　　3. 订购与ROM产品开发相关的非重复工程变更（NRE）模拟设备。
　　接收到该信息后，将其输入模拟设备的ROM管理系统，该系统为产品分配自定义ROM型号。该型号将标记在所有按照这些规范制造的原型和生产单元上。
　　为了最小化在此过程中更改代码的风险，模拟设备将验证两个软盘上的.EXE文件是否相同，并重新计算输入ROM管理器系统的.EXE文件的校验和。校验和数据以ROM内存映射的形式返回给您检查。
　　在生产任何产品之前，都需要签署ROM验证表和生产单位的采购订单。原型单元可以应用于最小订购量。
　　原型制造完成后，模拟设备将运送原型单元，并更新生产单元的交货计划。此时将针对您的订购单开具NRE费用发票。
　　生成的每个ROM掩码都有一个费用和最小订购量。详情请咨询您的销售代表。必须为特定包装类型、温度范围和速度等级的零件单独下订单。
　　旧版本设备的功能差异老版本的ADSP-21xx处理器在功能上略有不同。这两个区别如下：
　　（1）、总线授权（BG）在识别总线请求（BR）的同一周期内断言（即设置和保持时间满足BR输入的要求）。总线请求输入是同步输入，而不是异步输入。（在较新版本中修订设备，BG在识别BR后的周期中断言。）
　　（2）、只有标准空闲指令可用，没有时钟减少空闲n指令。
　　要确定特定ADSP-21xx设备的版本，请检查设备上的标记。例如，6.0版的ADSP-2101将具有以下标记：
　　
　　每个ADSP-21xx设备的旧版本的修订代码如下：
　　
　　指令集
　　ADSP-21xx汇编语言使用代数语法易于编码和可读性。来源和目的地计算和数据移动在每个汇编语句，消除隐藏的汇编程序助记符。每一条指令汇编成一个24位字在一个周期内执行。这些说明包括各种教学类型以及操作并行性。有五个基本类别指令：数据移动指令、计算指令、多功能指令、程序流控制指令和其它指令。多功能指令执行一个或两个数据移动和一个计算。指令集总结如下。ADSP-2100家庭用户手册包含对指令集。
　　定时参数（ADSP-2103／2162/2164）
　　使用给定的精确计时信息。不要试图从其他的加减运算中得到参数。而加法或减法将产生有意义的结果单个设备，本数据表中给出的值反映统计变化和最坏情况。因此，你不能有意义地添加参数以获得更长的时间。
　　计时注意事项
　　切换特性指定处理器如何更改其信号。你无法控制外部的计时电路处理器的设计必须与这些信号特性。切换特性告诉您处理器将在给定的情况下运行。你也可以使用切换特性，以确保任何定时要求连接到处理器的设备（如内存）的满意的。
　　定时要求适用于由处理器外部的电路，如读取操作。时间要求保证处理器与其他设备一起正常工作。