完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
特征
•微操作:在3 V VDD下500Aμ •快速更新率:188 kSPS •每通道断电能力 •开机复位为零 •2.7-V至5.5-V模拟电源 •8位单调 •I2类™C接口高达3.4 Mbps •数据传输能力 •片上输出缓冲放大器,轨对轨操作 •双缓冲输入寄存器 •最多支持四个DAC5574 •最多支持16个通道的同步更新 •在40–°C至105°C的温度下运行 •小型10铅MSOP包装 应用 •过程控制 •数据采集系统 •闭环伺服控制 •PC外围设备 •便携式仪器 说明 DAC5574是一种低功耗、四通道、8位缓冲电压输出DAC。其片内精密输出放大器可实现轨对轨输出摆幅。DAC5574采用I2C兼容的两线串行接口,支持高速接口模式,总线上总共16个通道的地址支持多达4个DAC5574。 DAC5574使用VDD和GND设置DAC的输出范围。DAC5574包含一个上电复位电路,该电路确保DAC输出在零伏时通电,并保持在零伏,直到对设备进行有效写入。DAC5574包含通过内部控制寄存器访问的每通道断电功能,在5 V时将设备的电流消耗降低到200毫安。 该部件在正常运行时的低功耗使其非常适合便携式电池供电设备。在VDD=5v时功耗小于3mW,在断电模式下降低到1Wμ。 ti提供了各种带有I2C接口的数据转换器。请参阅DACx57x系列16/12/10/8位、单通道和四通道DAC。另请参阅ADS7823和ADS1100、12位八进制信道和16位单信道ADC。 这个集成电路可能被静电放电损坏。德州仪器公司建议在处理所有集成电路时采取适当的预防措施。不遵守正确的操作和安装程序可能导致损坏。 ESD损坏的范围从细微的性能下降到设备完全失效。精密集成电路可能更容易受到损坏,因为非常小的参数变化可能导致设备不符合其公布的规范。 典型特征 在TA=+25°C时,除非另有说明。 绝对误差是对理想DAC特性的偏离。它包括偏移、增益和积分线性的影响。 操作理论 D/A段 DAC5574的结构由一个字符串DAC和一个输出缓冲放大器组成。图27显示了DAC架构的通用框图。 DAC5574的输入编码为无符号二进制,其理想输出电压为: 其中D=加载到DAC寄存器中的二进制代码的十进制等效值;范围从0到255。 电阻串 电阻串部分如图28所示。它基本上是一个除以2的电阻,然后是一个电阻串,每个电阻值为R。加载到DAC寄存器中的代码通过关闭一个开关将电压串连接到放大器,来确定在串上的哪个节点被抽头到输出放大器。因为架构由一串电阻组成,所以它被指定为单调的。 输出放大器 输出缓冲器是一个增益为2的非转换放大器,能够在其输出上产生轨对轨电压,从而提供0V到VDD的输出范围。它能够驱动2 kΩ的负载,并与1000 pF并联至GND。从典型曲线可以看出输出放大器的源和汇容量。在输出空载的情况下,转换速率为1v/μs,半刻度稳定时间为6μs。 I2C接口 I2C是飞利浦半导体公司开发的2线串行接口(见I2C总线规范,版本2.119000年1月)。总线由具有上拉结构的数据线(SDA)和时钟线(SCL)组成。当总线空闲时,SDA和SCL线路都被拉高。所有I2C兼容设备通过开漏I/O引脚、SDA和SCL连接到I2C总线。主设备,通常是微控制器或数字信号处理器,控制总线。主机负责生成SCL信号和设备地址。主机还生成指示数据传输开始和停止的特定条件。从设备在主设备的控制下在总线上接收和/或发送数据。 DAC5574用作从机,支持I2C总线规范中定义的以下数据传输模式:标准模式(100 kbps)、快速模式(400 kbps)和高速模式(3.4 Mbps)。标准模式和快速模式的数据传输协议完全相同,因此在本文档中称为F/S模式。高速模式协议不同于F/S模式,称为H/S模式。DAC5574支持7位寻址;不支持10位寻址和一般呼叫地址。 F/S模式协议 •主机通过生成启动条件来启动数据传输。启动条件是当SCL为高时SDA线路上发生从高到低的转换,如图29所示。所有I2C兼容设备都应识别启动条件。 •然后,主机生成SCL脉冲,并在SDA线上传输7位地址和读/写方向位R/W。在所有传输过程中,主机确保数据有效。有效的数据条件要求SDA线在时钟脉冲的整个高周期内保持稳定(见图30)。所有设备都识别主设备发送的地址,并将其与内部固定地址进行比较。只有具有匹配地址的从设备通过在第9个SCL周期的整个高周期中将SDA线拉低来生成应答(见图31)。在检测到该应答时,主机知道与从机的通信链路已经建立。 •主机生成更多的SCL周期,以向从机发送数据(R/W位1)或从机接收数据(R/W位0)。在这两种情况下,接收机都需要确认发射机发送的数据。因此,确认信号可以由主设备或从设备产生,这取决于哪个设备是接收器。由8位数据和1位确认组成的9位有效数据序列可以在必要时继续。 •为了发出数据传输结束的信号,主机通过在SCL线路高的情况下将SDA线路从低拉到高来生成停止条件(见图29)。这将释放总线并停止与寻址从机的通信链路。所有I2C兼容设备必须识别停止条件。在接收到停止条件时,所有设备都知道总线被释放,它们等待一个开始条件,然后是一个匹配的地址。 H/S模式协议 •当总线空闲时,SDA和SCL线路都被上拉装置拉高。 •主机生成一个启动条件,后跟一个包含H/S主机代码00001XXX的有效串行字节。此传输以不超过400 Kbps的F/S模式进行。不允许任何设备确认H/S主代码,但所有设备必须识别该主代码并将其内部设置切换为支持3.4 Mbps的操作。 •然后,主机生成一个重复的启动条件(重复的启动条件与启动条件具有相同的定时)。在这种重复启动条件之后,协议与F/S模式相同,只是允许传输速度高达3.4 Mbps。停止条件结束H/S模式,并切换从设备的所有内部设置以支持F/S模式。不应使用停止条件,应使用重复的启动条件来确保总线处于H/S模式。 DAC5574 I2C更新序列 DAC5574需要一个启动条件、一个有效的I2C地址、一个控制字节、一个MSB字节和一个LSB字节才能进行一次更新。在接收到每个字节后,DAC5574通过在单时钟脉冲的高周期中将SDA线拉低来进行确认。有效的I2C地址选择DAC5574。控制字节设置所选DAC5574的操作模式。一旦控制字节选择了操作模式,DAC5574就需要MSB字节后跟LSB字节才能进行数据更新。DAC5574对LSB字节之后的确认信号的下降沿执行更新。 在需要更改操作模式之前,不需要重新发送控制字节。控制字节的位连续地确定所执行的更新的类型。因此,对于第一次更新,DAC5574需要一个启动条件、一个有效的I2C地址、一个控制字节、一个MSB字节和一个LSB字节。对于所有连续更新,只要控制命令保持不变,DAC5574就需要一个MSB字节和一个LSB字节。 使用I2C高速模式(fscl=3.4MHz),运行在3.4MHz的时钟,除第一次更新外,每个8位DAC更新可在18个时钟周期(MSB字节、确认信号、LSB字节、确认信号)内以188.88ksps的速度完成。使用快速模式(fscl=400khz),时钟运行在400khz,最大DAC更新速率限制在22.22ksps。一旦收到停止条件,DAC5574将释放I2C总线并等待新的启动条件。 上电复位 DAC5574包含上电复位电路,在上电期间控制输出电压。通电时,DAC寄存器充满零,输出电压为0v;在对DAC进行有效的写入序列之前,它一直保持在那里。这在应用程序中非常有用,因为在DAC通电过程中,了解其输出的状态非常重要。在使用电源之前,不应将设备引脚调高。 断电模式 DAC5574包含四种独立的断电操作模式。这些模式可通过MSB字节的两个最高有效位进行编程,而(CTRL[0]=PD0=1)。表8显示了这些位的状态如何对应于设备的操作模式。 当(CTRL[0]=PD0=0)时,设备正常工作,其正常功耗为150微安,每通道5伏。然而,对于断电模式,电源电流在5 V时降至200毫安(在3 V时为50毫安)。不仅电源电流下降,而且输出级也从放大器的输出内部切换到具有已知值的电阻网络。这样做的优点是,在断电模式下,设备的输出阻抗是已知的。有三种不同的选择:输出通过1-kΩ电阻、100-kΩ电阻或左开路(高阻抗)在内部连接到GND。输出级如图37所示。 当电源关闭模式启动时,所有线性电路关闭。但是,在断电时,DAC寄存器的内容不受影响。对于VDD=5 V,退出断电的时间通常为2.5微秒,对于VDD=3 V,退出断电的时间通常为5微秒。 DAC5574提供了一个基于通道寄存器操作的灵活掉电接口。通道由一个带断电电路的8位DAC、一个临时存储寄存器(TR)和一个DAC寄存器(DR)组成。TR和DR都是10位宽。两个m***表示断电条件,8个l***表示TR和DR的数据。通过TR和DR的位9和8,断电条件可以像数据一样临时存储和使用。当设置掉电标志(CTRL[0]=PD0)时,内部电路确保MSB[7]和MSB[6]被传输到TR[9]和TR[8](DR[9]和DR[8])。因此,DAC5574将断电条件视为数据,所有操作模式对断电仍然有效。可以向系统中的所有dac5574广播掉电条件,也可以在更新其他信道上的数据时同时断开信道的电源。 电流消耗 对于每个有源信道,DAC5574通常在VDD=5V时消耗150微安,在VDD=3V时消耗125微安,包括参考电流消耗。如果VIH《《VDD,数字输入端可能会出现额外的电流消耗。对于最有效的功率操作,建议在DAC的数字输入端使用CMOS逻辑电平。在断电模式下,典型的电流消耗为200毫安。 驱动阻容性负载 DAC5574输出级能够驱动高达1000 pF的负载,同时保持稳定。在偏移和增益误差范围内,DAC5574可以在驱动电容性负载时对钢轨进行操作。DAC5574可以驱动2KΩ的电阻负载,同时实现良好的负载调节。当DAC的输出在电阻负载下被驱动到正轨时,各个AB级输出级的PMOS晶体管可以进入线性区。当这种情况发生时,增加的红外电压降降低了DAC的线性性能。这只发生在DAC数字输入-电压输出传输特性的大约前20 mV范围内。 串扰 DAC5574架构为每个DAC通道使用单独的电阻串,以实现超低串扰性能。在相邻信道的满标度变化期间,在一个信道上看到的直流串扰通常小于0.0025 l***。测量的交流串扰(对于在一个通道上产生的满标度1 kHz正弦波输出,在剩余输出通道上测量)通常低于-100 dB。 输出电压稳定性 DAC5574在设备规定的温度范围内,显示出±3ppm/℃的典型输出电压漂移的良好温度稳定性。这使得每个通道的输出电压在±1°C的环境温度变化下保持在±25μV的窗口内。结合良好的直流噪声性能和真正的8位差分线性度,DAC5574成为闭环控制应用的完美选择。 解决时间和输出故障性能 对于输入端的满标度代码更改,在6微秒内可将时间调整到DAC5574的8位精确范围内。连续代码更改之间的最坏情况解决时间通常小于2微秒。DAC5574的高速串行接口旨在支持高达188 kSPS的更新速率。对于满标度输出波动,当驱动200 pF电容性负载时,每个DAC5574通道的输出级通常显示小于100 mV的过冲和过冲。考虑到代码到代码的转换不跨越Nx16代码边界,代码到代码的更改问题非常低(~10μV)。由于DAC5574的内部分段,在Nx16代码边界的每个交叉处都会出现代码到代码的问题。当N=15时,这些故障可接近100毫伏秒,但在~2微秒内解决。需要足够的旁路电容,以确保在电容性负载下解决10微秒。为了观察电阻负载条件下的稳定性能,电源(因此DAC5574参考电源)必须比DAC5574更快地稳定。 应用程序信息 以下各节给出了在各种应用中使用DAC5574的示例电路和提示。 基本连接 对于许多应用,连接DAC5574非常简单。DAC5574的基本连接图如图38所示。0.1μF旁路电容器有助于提供电源所需的瞬时额外电流。 DAC5574直接与标准模式、快速模式和高速模式I2C控制器接口。任何微控制器的I2C外设,包括仅主I2C外设和非多主I2C外设,与DAC5574一起工作。DAC5574不执行时钟拉伸(即,它从不将时钟线拉低),因此除非其他设备位于同一I2C总线上,否则不必提供此功能。 SDA和SCL线路上都需要上拉电阻器,因为I2C总线驱动器是开漏的。这些电阻的大小取决于总线的运行速度和总线上的电容。高值电阻消耗较少的功率,但增加了总线上的转换时间,限制了总线速度。较低的电阻值允许较高的速度,但耗电量较高。长母线具有较高的电容,需要较小的上拉电阻进行补偿。如果上拉电阻太小,总线驱动器可能无法将总线拉低。 为I2C使用GPIO端口 大多数微控制器都有可编程的输入/输出管脚,可以在软件中设置为作为输入或输出。如果一个I2C控制器不可用,DAC5574可以连接到GPIO引脚,并且I2C总线协议在软件中模拟或敲打。图39显示了单个DAC5574的一个例子。 通过将GPIO线设置为零并在输入和输出模式之间切换以应用适当的总线状态,可以使用GPIO管脚实现I2C的位碰撞。若要使线变低,则将管脚设置为输出零;若要使线变高,则将管脚设置为输入。当管脚设置为输入时,可以读取管脚的状态;如果另一个设备正在将线拉低,则在端口的输入寄存器中读取为零。 请注意,SCL线上没有显示上拉电阻器。在这种简单的情况下,不需要电阻。微控制器可以简单地将线路保持在输出状态,并根据需要将其设置为1或0。它可以做到这一点,因为DAC5574从不把它的时钟线调低。这项技术也可以用于多个器件,并且由于没有电阻拉升而具有低电流消耗的优点。 如果总线上有任何设备可能会使其时钟线降低,则不应使用上述方法。SCL线应为高Z或零,并像往常一样提供一个上拉电阻器。还要注意,这在任何情况下都不能在SDA线路上完成,因为DAC5574和所有I2C设备一样,不时地将SDA线路驱动得很低。 一些微控制器的GPIO端口内置了可选的强上拉电路。在某些情况下,可以打开这些开关,并用它们代替外部上拉电阻器。一些微控制器上也提供了弱上拉功能,但通常这些功能对于I2C通信来说太弱了。在投入生产前测试任何电路。 电源抑制 DAC5574的正参考电压输入与设备的电源引脚内部相连。这增加了I2C系统的灵活性,为低管脚数封装中额外的I2C地址管脚创造了空间。为了消除DAC输出端出现的电源噪声,用户必须密切注意DAC5574的供电方式。DAC5574的电源必须清洁,并进行良好的调节。为了获得最佳性能,建议使用精密电压基准向DAC5574供电。这相当于提供了一个设备的外部引用。由于DAC5574功耗低,负载调节误差可以忽略不计。为了避免在DAC5574的施密特触发输入端的过度功耗,精确的参考电压应该接近I2C总线上拉电压。对于3-V、3.3-V和5-V I2C总线上拉电压,分别推荐参考文献2930、参考文献2933和参考文献02。这些精确的电压基准可用于为系统上的多个设备供电。 使用REF02作为DAC5574的电源 由于DAC5574所需的极低电源电流,可能的配置是使用REF02+5V精密电压基准向DAC5574的电源输入和基准输入提供所需的电压,如图40所示。如果电源噪声很大,或者系统电源电压不是5 V,则这一点尤其有用。REF02为DAC5574输出稳定的电源电压。如果使用REF02,则需要向DAC5574提供的电流通常为600微安,对于VDD=5 V,则最大为900微安。加载DAC输出时,REF02还需要向负载提供电流。所需的总典型电流(单个DAC输出上有5-kΩ负载)为:600 μA + (5 V / 5 kΩ) = 1.6 mA REF02的负载调节通常为0.005%/mA,这将导致从其吸取的1.6-mA电流的误差为400μV。这对应于0 V到5 V输出范围的0.02 LSB错误。 布局 一个精确的模拟元件需要仔细的布局,足够的旁路,以及干净,良好的调节电源。 应用于VDD的电源应调节良好,噪声低。开关电源和dc/dc变换器经常在输出电压上出现高频故障或尖峰。此外,数字元件可以产生与其内部逻辑开关状态相似的高频峰值。这种噪声很容易通过电源连接和模拟输出之间的各种路径耦合到DAC输出电压中。 与GND连接一样,VDD应连接到与数字逻辑连接分离的正电源平面或轨迹,直到它们连接到电源入口点。此外,强烈建议使用1-1-10-fi电容器与0.1-fi旁路电容器并联。在某些情况下,可能需要额外的旁路,例如100μF的电解电容器,甚至是由电感和电容组成的Pi滤波器,它们都设计为基本上低通滤波器-5v电源,消除高频噪声。 |
|
相关推荐
|
|
OptiSystem与OptiBPM的联合使用:MMI耦合器性能评估
761 浏览 0 评论
629 浏览 0 评论
OptiSystem与OptiSPICE的联合使用:收发机电路的眼图分析
499 浏览 0 评论
618 浏览 0 评论
上位机如何实现发送参数给单片机,单片机保存接收的参数重复运行指定的功能
2048 浏览 1 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-26 03:21 , Processed in 1.559067 second(s), Total 35, Slave 28 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号