完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
我想知道sliceM的输出。 在一个地方,我已经读过它的同步写和异步读,而在其他地方,sliceM已经注册了输出。 我知道在写DRAM(sliceM)时会进行同步操作。 我想知道在读取时是否异步(就像sliceL,你在输入到LUT时立即得到输出)或同步(你在时钟边缘到达时接收输出),就像块公羊一样 |
|
相关推荐
1个回答
|
|
SLICEL具有仅作为逻辑元件工作的LUT,而SLICEM具有可作为存储器元件工作的LUT。
切片的所有其他方面都是相同的。配置为Distrubuted RAM的LUT将始终具有同步写入和异步读取。 来自LUT RAM的读取输出可以直接连接到同一片中的寄存器,以模拟同步读取。 ------您是否尝试在Google中输入问题? 如果没有,你应该在发布之前。太多结果? 尝试添加网站:www.xilinx.com |
|
|
|
只有小组成员才能发言,加入小组>>
2380 浏览 7 评论
2797 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2262 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2428 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
756浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
545浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
366浏览 1评论
1963浏览 0评论
682浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-23 07:44 , Processed in 1.190275 second(s), Total 76, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号