低相位噪声&抖动

2020-6-10 17:38:08 2624 相位噪声信号抖动晶振

0 晶振的短期频率稳定度由噪声引起导致的频率不稳定。其中，电噪声是根本原因。电噪声包括热噪声，散弹噪声，以及闪变噪声。导体的无规律热运动带来热噪声。从频域来看，对应的参数是相位噪声（Phase Noise）；从时域来看，对应的参数是抖动（Jitter）。时间和频域之间的关系互为倒数time=1/Frequency。抖动Jitter 抖动是信号偏离理想位置的程度，表示的是时域特征。单位一般用pS，fS表示。抖动分为确定性和随机性抖动。确定性抖动是可识别的干扰信号造成的，这种抖动的幅度有限。总抖动的构成如下：在时域中，噪声是非周期的函数。而傅里叶分析可以把此函数分解成多个正弦周期的函数，如下。相位噪声Phase Noise 若没有相位噪声，振荡器的整个功率都集中在f0（10MHz为例），功率频谱就是一条以f0为中心的直线，且信号为纯正的正弦波。但是任何信号都有不稳定性，从而产生了边带sideband。相位噪声通常定义为一个振荡器在某一偏移频率fm处1Hz宽带内的单边信号功率和信号的总功率比值，单位是dBc/Hz.通常表示为dBc/Hz@fm。相位噪声的形成因素主要三方面： · A区主要是晶体Q值来决定。高频晶体有很高的近载波相位噪声（Close-in Phase Noise）, 因为他们有低的Q值和更宽的边带。 · B区主要是晶体外围电路(包括IC)来决定。 · C区主要是信号输出(白噪声)来决定。抖动对系统稳定度的影响低噪声KOAN晶振在精密电子仪器，无线电定位，高速目标跟踪和宇航通信等领域十分重要，下面一组图将说明抖动对系统稳定度的影响。假设有一个微处理器系统，其中处理器的时钟上升前需要1ns的数据设置。如果时钟的周期抖动为-1.5ns，那么时钟的上升沿可能发生在有效期之前。因此微处理器将显示不正确的数据：假设另一个微处理器系统的数据要求保持时间为2ns，但是时钟抖动为±1.5ns，那么数据保持时间实际上减少到0.5ns，因此微处理器也将显示不正确的数据相位噪声转化为RMS Jitter RMS Jitter是对相位噪声图的弧面的面积做积分的计算。计算公式如下。最后的RMS Jitter值与振荡输出频率成反比。 4
举报淘帖0 只看该作者相关推荐 • 测量较低时钟频率的相位噪声和相位抖动 3154 • 如何区分抖动和相位噪声？ 1012 • 用于微波无线电的高性能SiGe PLL与低相位噪声GaAs VCO配对 1399 • 怎么将相位噪声转换为抖动？ 4678 • 具有时钟分配的1.4GHz低相位噪声和低抖动PLL的演示板DC1795A 2898 • 电源技巧＃8：设计12GHz，超低相位噪声（0.09 ps rms抖动）锁相环 13141 • DAC相位噪声测量改进以支持超低相位噪声DDS应用 1222 • 相位噪声的RMS抖动 7782 • 相位噪声的涵义 2702 • 怎样将相位噪声和抖动降至最低及其估算方法 3327 1条评论发表评论只看该作者