完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
BSCANE2有一个用于访问配置寄存器的初始值。 您可以在7系列库用户指南中找到它们 - 链接Pg 73。 谢谢,AnirudhPS:请将此标记作为答案,以防它有助于解决您的问题。如果帖子引导您找到解决方案,请给予赞誉。 在原帖中查看解决方案 |
|
|
|
有两种方法(我知道)可以做到这一点:
1.简单的方法是插入VIO内核并使用ILA控制VIO(虚拟输入输出)内核以连接到您的设计。 这适用于简单的用例。 2.如果要使用软件API(例如C / C ++)执行复杂的内部访问,则可能需要实例化BSCANE2(基于技术目标而变化)组件以访问USER JTAG指令寄存器。 然后,您需要添加支持逻辑并编写软件驱动程序。 显示了一个示例模板: - - ------------------------------------------------ ---------------------------------- - - - BSCAN USER TAP Access - 注意:需要基于JTAG_CHAIN属性的手动放置: - JTAG_CHAIN#2在站点BSCAN_X0Y5中有效 - ------------------------------------------------ ---------------------------------- BSCANE2_USER2:BSCANE2 通用地图( DISABLE_JTAG =>“FALSE”, - [string] JTAG_CHAIN => 2) - [整数] 港口地图( CAPTURE => CAPTURE, - [out std_ulogic:='H'] DRCK => DRCK, - [out std_ulogic:='H'] RESET => RESET, - [out std_ulogic:='H'] RUNTEST => RUNTEST, - [out std_ulogic:='L'] SEL => SEL, - [out std_ulogic:='L'] SHIFT => SHIFT, - [out std_ulogic:='L'] TCK => TCK, - [out std_ulogic:='L'] TDI => TDI, - [out std_ulogic:='L'] TMS => TMS, - [out std_ulogic:='L'] UPDATE => UPDATE, - [out std_ulogic:='L'] TDO => TDO); - [在std_ulogic:='X'] EAI-Design.com - 数字设计黄金法则:如果没有经过测试 - 它破碎了。 |
|
|
|
嗨,
BSCANE2有一个用于访问配置寄存器的初始值。 您可以在7系列库用户指南中找到它们 - 链接Pg 73。 谢谢,AnirudhPS:请将此标记作为答案,以防它有助于解决您的问题。如果帖子引导您找到解决方案,请给予赞誉。 |
|
|
|
只有小组成员才能发言,加入小组>>
2379 浏览 7 评论
2794 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2261 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2427 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
754浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
542浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
364浏览 1评论
1959浏览 0评论
681浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-21 17:30 , Processed in 1.401075 second(s), Total 82, Slave 66 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号