完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我想为Zybo dev创建一个自定义平台。
使用XADC向导的板。 我的块设计包括zync处理块，处理器复位块，AXI互连和XADC向导。 我已经完成了所有设置和路由，并且正在关注youtube上的SDSoC Custom Platform Generation视频（https://www.youtube.com/watch?v=RBovFSBobMQ）。 我输入了所有.tcl命令来设置hw.pfm文件。 我使用了视频中的类似命令，除了我为此命令交换了GPIO接口命令：sdsocc :: pfm_iodev $ pfm s_axi_lite xadc_wiz_0 uio。 我这样做是因为我不需要视频中的GPIO块，我希望能够从软件控制XADC向导（不确定这是否必要）。 这一切都很有效，直到我输入了最后一个命令：sdsocc :: generate_hw_pfm $ pfm我得到了错误：无效的命令名称“sdsocc :: generate_hw_pfm”。 我被困在这里。 Vivado 2016.4中的语法是否已更改（这是我正在使用的版本）？ 有更简单的方法吗？ 我试图按照MicroZed Chronicles Part 108（https://forums.xilinx.com/t5/Xcell-Daily-Blog/Adam-Taylor-s-MicroZed-Chronicles-Part-108-Creating-our-）中描述的方法进行操作。 硬件/ ba-p / 665756）但我无法弄清楚HSI是什么或如何打开SDSoC提示。 我只需要一个可以在SDSoC设计中使用的ADC。 必须有一个更容易/更好的方法来做到这一点，但我会接受任何有效的方法！ 请帮忙。 
0
|
|
相关推荐
4个回答
|
|
|
查看此演示https://reference.digilentinc.com/learn/programmable-logic/tutorials/nexys-4-ddr-xadc-demo/start?redirect=1这篇文章可以帮助您https://forums.xilinx.com
/ t5 / Zynq-All-Programmable-SoC / XADC-on-ZyBo-PMOD / td-p / 516935检查一些目标板这里：http：//www.xilinx.com/products/design-tools/software-zone/sdsoc.html 你可以在这里找到的#boardskitsexample设计https://www.xilinx.com/products/design-tools/software-zone/sdsoc.html#libraries 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
|
这就是我想要做的，但我似乎无法正确加入文件.https：//www.xilinx.com/support/documentation/sw_manuals/xilinx2015_2/sdsoc_doc/topics/introduction/concept_sdsocpl_hardware_export.html
|
|
|
|
|
|
我认为SDSoC应该比SDK更容易使用！
我想我将尝试安装SDSoC 2015.4，以便我可以使用Digilent提供的旧平台zybo_hdmi_in。 我希望Digilent只是更新此文件以使用2016.4。 我已经尝试更新IP，但我遇到了与创建自己的平台相同的问题。 看起来Xilinx希望让这个过程变得尽可能简单......为什么我不能像在SDK中一样导出比特流？ |
|
|
|
|
|
我认为SDSoC应该比SDK更容易使用！
是的，显然不是。 我花了将近一周的时间尝试将hw.pfm文件设置为正确，并且在SDSoC中选择平台时总是出现“无效平台”错误。 最终我回到了SDSoC 2015.4中的旧版本参考平台。 Xilinx在参考设计中删除和弃用了大量文件和内容并没有帮助。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1159浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
450浏览 1评论
2005浏览 0评论
729浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
616
评论
淘帖
1477
