完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好，
我在设计中创建了一个AXI-IIC ip内核，用于连接外部IIC设备（OV5640 SCCB）。 FPGA的IO标准是LVCMOS33，OV5640的IO功率是2.8V。 所以我想将FPGA的IIC引脚设置为漏极开路。 我读了ug471：7系列fpga selectedIO资源， ug768：7系列硬盘 ug865：zynq-7000-pkg-pinout 但我没有找到将iic引脚设置为漏极开路的方法。 你可以帮帮我吗？ 谢谢。 
0
|
|
相关推荐
2个回答
|
|
|
@ 0612204381请参阅此AR以获取解决方案https://www.xilinx.com/support/answers/1651.html
-------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问，但快速搜索，以确保它还没有得到解答。 保持对话，获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- |
|
|
|
|
|
可以采用三极管作为漏极开关，当需要pc给出信号，控制三极管导通就可以。
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2384 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2264 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2431 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
757浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
547浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
369浏览 1评论
1965浏览 0评论
684浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3714
评论
淘帖
262
