完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
嗨,
我正在使用VHDL,PL配置生成.bit文件,但这里我没有使用ZYNQ / Microblaze,SDK, 我的问题是如何为ZC7020评估板生成.mcs文件,如何生成.mcs文件, 谢谢.... |
|
相关推荐
3个回答
|
|
您必须初始化PS以配置PL。
在Zynq中,PS是主设备,PL是从设备。 启动映像应包含FSBL和.bit文件。请按照Zynq CTT UG873的说明获取生成启动映像的指导。 -------------------------------------------------- ---------------------------------------------请将帖子标记为 如果提供的信息能够回答您的问题/解决您的问题,请“接受为解决方案”。给予您认为有用的帖子。 |
|
|
|
谢谢,
如何更改,初始化PS以配置PL 实际上我们为我们的应用设计了定制电路板。在原理图中我们将QSPI闪存信号连接到MIO引脚,如附件所示,但是为了配置QSPI闪存,我们需要在QSPI模式下设置模式引脚,因为我们没有连接任何上拉电阻 &安培; 下拉电阻到MIO引脚,我们手动将跳线保持在MIO引脚上 MIO(5)='1'', MIO(4)= '' 0' , MIO(3)= '' 0 '', MIO(2)= '0'。 MIO7,MIO8引脚不会带到外面。 因为它是BGA,所以没有为该BGA提供跳线的规定。 上电后系统FPGA升温。 如何克服这个问题?????????? 有没有机会通过编程以下寄存器slcr.MIO_PIN_02,03,04,05,06,07,08来克服。我们已经看到以下链接中的信息 https://www.xilinx.com/support/documentation/user_guides/ug585-Zynq-7000-TRM.pdf和页码分别为165,1645页。 感谢和放大器;问候 M Shyamu |
|
|
|
Hibalashyamu@gmail.com ,,
请参考以下内容: https://forums.xilinx.com/t5/Zynq-All-Programmable-SoC/How-can-I-build-a-mcs-file-to-boot-the-PL-on-a-Zynq-from- SPI / TD-p / 499496 谢谢, Sarada -------------------------------------------------- --------------------------------------------请将答案标记为“ 接受作为解决方案“万一它有助于解决您的查询。给予您认为有用且信息丰富的帖子。感谢 - -------------------------------------------------- ------------------- |
|
|
|
只有小组成员才能发言,加入小组>>
2180 浏览 7 评论
2618 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2090 浏览 9 评论
3156 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2213 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
453浏览 1评论
1541浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2186浏览 0评论
516浏览 0评论
1659浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-5-15 22:34 , Processed in 1.000238 second(s), Total 53, Slave 46 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号