完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
当我尝试模拟我的项目的翻译后模型时，它会出现大量相同的错误 - HDLCompiler：1791 - 不允许空参数分配。
同时，该项目成功编译，其他模拟（行为，后映射和后期路线）也很好。 错误按摩点（在projectname_translate.v文件中）指向如下行：X_FF＃（）DAC_DATA_OUT_0（.CLK（CLK_ADC_BUFGP）,. I（ DATA_RF [15] _AM_FM_mux_4_OUT）,. O（DAC_DATA_OUT [0]）， .CE（VCC）,. SET（GND）,. RST（GND））; 因此，行中存在许多错误：X_FF＃（） 在我看来，编译器不包括进入触发器实体X_FF的信号。 为什么会这样？ 有人可以帮我吗？ 我在ISE 14.7中工作，并在Windows 7 64位下使用Isim模拟器。 
0
|
|
相关推荐
3个回答
|
|
|
嗨@ andy041292
你能在这里附上项目档案吗？ 谢谢，维杰----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
|
嗨@ andy041292，
您可以使用此声明代替您正在使用的声明： X_FF＃（。INIT（1'b0））DAC_DATA_OUT_0（.CLK（CLK_ADC_BUFGP）,. I（ DATA_RF [15] _AM_FM_mux_4_OUT）,. O（DAC_DATA_OUT [0]）,. CE（VCC）,. SET（GND） ，.RST（GND））; 谢谢，Nupur ----------------------------------------------- --------------------------------------------- Google在发布之前提问 。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（点击星标）。 |
|
|
|
|
|
伙计们，谢谢你的回复。
问题是，据我所知，文件projectname_translate.v（其中出现错误的空结构#X_FF（））由ISE自动生成模拟用途。 所以我有一个想法手动修复这个结构（正如你的建议），但有太多的信号应该放入#X_FF（）（可能几百甚至更多）。 因此，如果我手动执行此操作将花费太多时间。 所以我希望还有其他方法可以解决这个问题，例如强制ISE正确生成文件projectname_translate.v，或者至少以某种方式自动替换正确的#X_FF（）（如你所建议的那样） 。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1177浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
587浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
451浏览 1评论
2005浏览 0评论
731浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1530
评论
淘帖
1641
