完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
在我的设计中,我使用Zynq xc7z020-clg484-1,我正在实现带有selectiO接口向导和PLL的摄像机链接接口,以获得必要的时钟乘以7。 我收到以下消息: -------------------------------------------------- ------------------------------松弛:-0.370ns(期间 - 最小期限)期间:1.785ns最小期限: 2.155ns(464.037MHz)(Tbcper_I(Fmax))物理资源:CustomLogic_I / TxFPDL3HD_I / pllx7_1 / clkout2_buf / I0逻辑资源:CustomLogic_I / TxFPDL3HD_I / pllx7_1 / clkout2_buf / I0定位引脚:BUFGCTRL_X0Y1.I0时钟网络:CustomLogic_I / TxFPDL3HD_I / pllx7_1 / CLKOUT1 看起来PLL x7时钟由bufgctrl缓冲,并且该组件的切换速度不能超过464 MHz。 另一方面,PLL的时钟频率可以更快地切换(根据手动DS187,该设备和速度等级可达800MHz)。 有没有办法避免这种时间违规? 谢谢和最好的问候, GP |
|
相关推荐
1个回答
|
|
快速使用时钟的唯一方法是在BUFIO上。
MMCM的前四个输出(不是PLL)可以访问“高性能时钟路径”。 这些是与MMCM在同一时钟区域中与BUFIO和BUFR的专用连接。 要快速执行接口,您需要将低速时钟带入MMCM,在MMCM中仅生成7x时钟(在CLKOUT0上),将此时钟路由到BUFIO和BUFR,使BUFR除以7, 并使用ISERDES捕获数据。 您必须对此系统进行动态校准 - 除了数据眼图太小而无法静态捕获这一事实外,时钟路径无法补偿(MMCM无法补偿BUFIO / BUFR插入)。 MMCM的动态相移可用于校准,或者您可以使用IDELAY单元。 Avrum |
|
|
|
只有小组成员才能发言,加入小组>>
2385 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2264 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2433 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
763浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
548浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
375浏览 1评论
1970浏览 0评论
688浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-26 15:13 , Processed in 1.677155 second(s), Total 79, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号