完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
您好
我收到以下错误： “[Labtools 27-1974]设备xc7k160t_0中编程的设计与探测文件/home/cpatel/work/anamudi/system/sw_test_hsif_2/sw_test_hsif_2.runs/impl_1/debug_nets.ltx不匹配。设备设计有0个ILA核心 （s）和0 VIO核心。探测文件有0个ILA核心和1个VIO核心。“ 我目前只调试电路板中的两个FPGA中的一个，我想让工具忽略xc7k160t_0设备探针设置。 这是一个不需要引用的旧图像。 如何摆脱这条消息？ 我只专注于sc7k160t_1设备。 谢谢 chandresh 
0
|
|
相关推荐
4个回答
|
|
|
确认您正在选择相同实现运行的.bit文件和.ltx文件。
探测文件通常位于“impl_1（默认命名）”文件夹中 -------------------------------------------------- ----------------------------别忘了回复，给予kudo并接受为解决方案--------- -------------------------------------------------- ------------------- |
|
|
|
|
|
嗨，
请检查此主题。 http://forums.xilinx.com/t5/Design-Entry/Hardware-Manager-error-relative-ila-ip-core-vivado-13-4/td-p/396319/page/2 谢谢，维杰----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
|
您好，此外，您还可以查看以下ARhttp：//www.xilinx.com/support/answers/58406.html
问候，阿希什----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ |
|
|
|
|
|
嗨@cpatel
这有帮助吗？ 谢谢，维杰----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2369 浏览 7 评论
2785 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2253 浏览 9 评论
3328 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2419 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
741浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
529浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
342浏览 1评论
746浏览 0评论
1947浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1030
评论
淘帖
200
