完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好，
我期待设计一个智能分配器，我对FPGA的经验不多。 我希望能够以分辨率（即1440x1800）拍摄VGA信号，并将该信号分成2个输出，但将信号分成1440x900，上下图像。 你会推荐哪种FPGA？ 先谢谢你！ 
0
|
|
相关推荐
6个回答
|
|
|
如果原始1440 x 1800视频的时间是这样的，你可以将它的一半传递给每个显示器，那么你提出的建议将非常简单。
也就是说你可以让显示器接受原始输入视频的线和像素速率，几乎任何FPGA都可以处理这个问题。 但是，如果您需要降低像素和/或线速以满足显示器的时序要求，则需要使用外部帧缓冲器。 为此，您需要确定帧缓冲区的带宽要求，然后您可以决定哪个设备将满足您的需求。 Artix 7很可能会完成这项工作，但您需要选择具有足够I / O的部件来处理外部存储器的宽度以及输入和输出视频信号。 - Gabor 在原帖中查看解决方案 |
|
|
|
|
|
|
|
|
|
|
|
嗨，
您可以为您的designn编写代码并在Vivado / ISE中运行它，然后根据逻辑利用率确定哪种设备符合您的要求。 你可以使用评估许可证来检查这个。 您也可以联系您所在地区的FAE，他们应该帮助您选择设备-http：//www.xilinx.com/company/contact/index.htm 谢谢，AnirudhPS：请将此标记作为答案，以防它有助于解决您的问题。如果帖子引导您找到解决方案，请给予赞誉。 |
|
|
|
|
|
它基本上是将图像的上半部分（1440x900）推到显示器上，并将图像的下半部分（1440x900）推到另一台显示器上。
我无法控制输入的原始信号，这就是我需要它来正确分割信号/分辨率的原因。 |
|
|
|
|
|
如果原始1440 x 1800视频的时间是这样的，你可以将它的一半传递给每个显示器，那么你提出的建议将非常简单。
也就是说你可以让显示器接受原始输入视频的线和像素速率，几乎任何FPGA都可以处理这个问题。 但是，如果您需要降低像素和/或线速以满足显示器的时序要求，则需要使用外部帧缓冲器。 为此，您需要确定帧缓冲区的带宽要求，然后您可以决定哪个设备将满足您的需求。 Artix 7很可能会完成这项工作，但您需要选择具有足够I / O的部件来处理外部存储器的宽度以及输入和输出视频信号。 - Gabor |
|
|
|
|
|
谢谢Gabor。
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2383 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2263 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2430 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
756浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
546浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
366浏览 1评论
1964浏览 0评论
683浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1596
评论
淘帖
1380
