完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好，
我正在使用zynq-ZC7020（400针），并连接具有HiSpi输出的图像传感器，其i / o电压为0.3（最小值）0.4（典型值）0.9（最大值）。我检查过UG471和UG585，可以 请告诉我在PL中应该使用哪个I / O标准。 谢谢 
0
|
|
相关推荐
5个回答
|
|
|
它可以帮助您http://www.xilinx.com/support/answers/53320.html
谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
|
Aptina HiSPi接口采用Sub-LVDS电气I / O标准。
由于7Z020器件的输入仅为输入且7Z020仅具有HR I / O bank，因此您应选择LVDS_25标准并使用外部100欧姆差分电阻进行端接，因为无法在较低的共模下使用内部DIFF_TERM Sub-LVDS。 XAPP582提供了有关电气注意事项和输出解决方案的更多详细信息。 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
|
谢谢Balkrishna
|
|
|
|
|
|
谢谢你的回答。
|
|
|
|
|
|
嗨@ arjunbk89很高兴您找到了答案。
请通过标记帮助您作为解决方案的帖子来关闭该主题。 谢谢，维杰----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2380 浏览 7 评论
2797 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2262 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2428 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
756浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
545浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
366浏览 1评论
1963浏览 0评论
682浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2963
评论
淘帖
318
