完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
如果您正在讨论ISE项目导航器,它会保留“项目目录”中每个源的相对路径。
这是.xise文件所在的目录。 您实际上可以使用文本编辑器打开.xise文件,以查看路径的内部结构。 有一些例外,比如Verilog`include文件,你可以在项目设置中设置一个额外的路径。 在某些版本的ISE中,您可以在完整路径和相对路径之间切换。 我通常将路径保留为相对路径,因此我可以轻松制作项目的归档副本并从任何目录中打开它。 - Gabor 在原帖中查看解决方案 |
|
|
|
只有小组成员才能发言,加入小组>>
2257 浏览 7 评论
2664 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2155 浏览 9 评论
3226 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2290 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
544浏览 1评论
1612浏览 1评论
109浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2261浏览 0评论
580浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-8-5 06:22 , Processed in 1.077798 second(s), Total 79, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191