完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
我想知道是否可以累积存储在RAM中的数据。 假设我有64个数据样本存储在RAM中。 我想总结所有64个样本 并将输出作为单个样本。 有什么障碍吗? 我努力了 累加器块,但它显示64个样本。 |
|
相关推荐
1个回答
|
|
一个帖子就足够了。
请参考这里:http://forums.xilinx.com/t5/DSP-Tools/ACCUMULATION-IN-SYSGEN/m-p/417669 www.xilinx.com |
|
|
|
只有小组成员才能发言,加入小组>>
2262 浏览 7 评论
2668 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2156 浏览 9 评论
3228 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2299 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
549浏览 1评论
1619浏览 1评论
117浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2269浏览 0评论
586浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-8-8 16:05 , Processed in 1.196285 second(s), Total 79, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191