[问答]

FPGA采集百兆高速信号

问答对人有帮助，内容完整，我也想知道答案 0 比较器将网线传输过来的差分信号转为单端信号，该信号时钟频率为100M，电平标准能满足FPGA的输入电平标准，波形质量尚可。单端信号直接连接到FPGA，现在如果想用FPGA直接采集，应该怎么处理呢，是当作异步信号直接打拍吗，过采样的话时钟频率不够。时钟恢复目前来不及实现。 0
2020-3-7 16:01:37　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答 2013crazy 该类别下有 11 个回答。邀请回答英雄孤寂该类别下有 11 个回答。邀请回答举报徐宏伟相关推荐 • 如何利用FPGA实现高速连续数据采集系统设计？ 1965 • 请问怎样去设计高速CCD声光信号采集系统？ 639 • 怎么利用FPGA和光纤传输设计高速数字信号传输系统？ 2311 • 怎样通过EPP和FPGA实现对OV7620CMOS进行高速数据采集 1107 • 基于FPGA和EPP的图像传感器高速数据采集 1708 • 什么是高速并行采样技术？ 1914 • 分享一款不错的基于FPGA超高速雷达住处实时采集存储系统 2246 • 分享一款不错的基于FPGA和EPP的图像传感器高速数据采集系统 1073 • 怎么实现一种基于FPGA高速数据采集系统中的输入输出接口？ 1513 • 请问如何使产品快速集成高速信号采集功能？ 1864 1个回答

答案对人有帮助，有参考价值 0 网线是差分信号，FPGA有对应的IP核（SGMII）来处理。收发的处理过程属于加串/解串，即serdes信号处理。IP核处理完成后变成Verilog可以处理的信号0/1. GTX/SRIO/AURORA/PCIE/SGMII/MIPI等，都属于serdes信号。信号加串后，其通信速率800Mbps~nGbps，它不能通过普通IO口处理，必须通过serdes专用引脚处理。你说的100MHz是它的参考时钟，内部有锁相环倍频。 serdes信号编码有多种格式，常见8b/10b（低速）~128b/130b（高速）。

2020-3-7 17:14:39 3 评论举报卿小小_9e6 3 条评论徐宏伟 2020-3-14 21:23 不采用任何IP核。。。。赞回复举报徐宏伟 2020-3-14 21:26 网线上传输的就是100Mbps的信号，网线上传输的是FPGA直接控制的差分信号。接收端通过阻抗匹配，在比较器输出端恢复出单端信号，需要对这个单端信号进行采样赞回复举报茆亚洲回复徐宏伟： 2021-9-28 13:39 空间过采样纯verilog构建CDR电路频率125M的我做过赞回复举报