完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
1、主控上电后默认设置: SCLK 输出低电平, DOUT 输入开上拉。 2、通信时序 SCLK 高电平需要<20μs, 否则会误触发进入休眠模式, 一般建议 SCLK=2μs~15μs。 3、发送 24 个 CLK 读取数据后, 还需要发送 1 个空 CLK 拉高 DOUT 引脚。 4、在 New Data Update 期间( t6),读写 ADC 操作无效,且时序复位。因此避免在 t6 期间读取AD 值,以免时序混乱。 |
|
相关推荐
|
|
只有小组成员才能发言,加入小组>>
936 浏览 1 评论
使用CS1232 采集一个小信号,信号有可能是正,也可能是负 ,是不知道怎么回事情?
833 浏览 0 评论
1211 浏览 0 评论
879 浏览 0 评论
821 浏览 1 评论
6269浏览 44评论
5081浏览 34评论
3418浏览 9评论
1830浏览 9评论
1357浏览 8评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-26 22:35 , Processed in 0.574726 second(s), Total 65, Slave 47 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号