完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
|
本帖最后由 拾光333 于 2020-1-11 12:14 编辑 设计内容 将4个LED每隔1s从左往右分别依次点亮熄灭,形成流水状。按复位键时进行复位,重新开始流水。
流程 FPGA的时钟频率为50MHz,所以要设置一个计数器就够,该计数器经历50 000 000个时钟周期,一个时钟周期20ns,共1s。设置一个Flag寄存器,计数达到要求数时产生一个高电压脉冲信号,LED检测到Flag信号进行流水操作。Flag信号目的在于仿真和下板的时候便于调试,代码书写良好规范。 循环过程led寄存器位拼接过程
原理图
led有共阴和共阳的,这里是共阴,高电平有效。 管脚led0: D11 led1:C11 led2: E10 led3:F9 仿真文件
在仿真时将led变化缩短为6个时钟周期,也就是0~5计数,一个时钟周期为20ns,共120ns,便于观察
|
|
|
相关推荐
|
|
NVMe高速传输之摆脱XDMA设计51:主要功能测试结果与分析3 nvmePCIe高速存储 PCIe高速存储
230 浏览 0 评论
NVMe高速传输之摆脱XDMA设计50:主要功能测试结果与分析2 nvmePCIe高速存储
378 浏览 0 评论
NVMe高速传输之摆脱XDMA设计49:主要功能测试结果与分析1
1509 浏览 0 评论
935 浏览 0 评论
876 浏览 0 评论
4431 浏览 63 评论
/9
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-12-3 10:48 , Processed in 0.624558 second(s), Total 39, Slave 30 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191

淘帖