完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
S，
我建议Kintex 7. Spartan 6或Artix 7可能不够快，不易使用。 不要构建完整的电路板，而是考虑用您的部件构建FMC电路板，并将其插入现有的电路板，例如KC705（Kintex 7 325T电路板）。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
HiAustin Lesea，
首先，非常感谢回复帖子。 目前，我正在研究Kintex7（KC705 VC707）的可用文档，以了解如何编写电路板以获得所需的功能。 此外，当我向很多工程师/朋友讨论这个问题时，他们建议我使用不同的方式来存储和获取数据到PC。 请随意纠正我，如果我以错误的方式陈述FPGA的任何功能。 我对FPGA世界很陌生。 制作测试板（ADC芯片）并使用http://www.analog.com/en/evaluation/eval-adc-fmc-int/eb.html（如您所述）将其连接到KC705。 方法1：为所需的内存depthand异步FIFO实现一个存储器阵列，以将来自测试板的数据存储到FIFO存储器中。 然后实现UART以较低的速率将数据读取到PC（我仍然不确定如何将数据读入PC） 方法2：使用KC705 / VC707上提供的LVDS接口解串器，将数据存储在BRAM中，并通过类似于此的PCIe读取（http://www.xilinx.com/publications/prod_mktg/Kintex-7-Product-Brief。 pdf; sectionMEDICAL：PORTABLE ULTRASOUND）。但是，我需要更多地了解实现部分。 你能评论这两种方法吗？ 我对上述两种方法的理解是如此模糊。 你的任何建议都会有很大的帮助！ 此外，如果您可以指导我在哪里可以查找有关此设置的信息将是伟大的。 谢谢。 -Balagopa Sakkarapani（Bala） |
|
|
|
|
|
对于UART：忘记它，除非你手上有很多时间（或者很少的数据）。
使用USB UART，您可以轻松传输~100kbit / s。 给定6位输入信号@ 640MHz，传输数据所需的时间为6 * 640e6 / 100e3 = 38400倍，因此您需要等待10秒钟才能完成每秒输入。 你的ADC芯片输出DDR数据吗？ 如果是，使用speedgrade -1的Artix-7设备应该没有问题。 然后您可以以895美元的价格使用ZC702，并通过千兆以太网（6 * 640e6 / 1e9 = 3.84）发送数据。 如果可能的话，它可能是最简单和最便宜的（在硬件和工时方面）解决方案。 如果您的数据是SDR，您可以尝试使用ZC706。 如果您需要尽可能快地发送数据，PCIe可能是您最好的选择。 请在询问之前先查询您的问题。如果有人回答您的问题，请在“接受为解决方案”标记该帖子。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的星）。 |
|
|
|
|
|
嗨，
谢谢回复。 不，我的ADC输出是SDR。 我还有一些问题需要重新审视你的建议。 1）电路板（ZC706）是否有可用于使用USB UART / PCIe的GUI界面？ 我在哪里可以找到有关此的文件？ 谢谢。 -Bala |
|
|
|
|
|
sak***ala138写道：
， 1）电路板（ZC706）是否有可用于使用USB UART / PCIe的GUI界面？ 我在哪里可以找到有关此的文件？ 使用USB UART / PCIe的GUI界面？ 你在说什么？ 您通常可以使用终端仿真器与UART通信。 至于PCIe，主板必须枚举为主机，主机必须有驱动程序来识别它，你必须有软件与驱动程序通信。 ----------------------------是的，我这样做是为了谋生。 |
|
|
|
|
|
嗨，我是第一次使用FPGA。
我对FPGA的理解很差。 我的实验室有“Xilinx Zynq-7000”这块板。 我将尝试实施该程序并在我进一步行动时得到您的帮助。感谢您的所有意见和建议，-Bala |
|
|
|
|
|
sak***ala138写道：嗨，我第一次使用FPGA。
我对FPGA的理解很差。 我的实验室有“Xilinx Zynq-7000”这块板。 我将尝试实施该程序并在我进一步行动时得到您的帮助。感谢您的所有意见和建议，-Bala 考虑与经验丰富的FPGA专业人员签订合同来完成这项工作。 这当然不是微不足道的，并不简单。 ----------------------------是的，我这样做是为了谋生。 |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2431 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2300 浏览 9 评论
3379 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2468 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1399浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
597浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
462浏览 1评论
2015浏览 0评论
739浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
5595
评论
淘帖
2115
