完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我正在努力充分利用我的时间。
我知道初学者在使用论坛时会犯很多错误。 您如何建议对所有这些信息进行排序？ ISE Design Suite 13可以帮助我最大化时间。 现在我感觉有点失落。 有人可以分享我可以找到有关如何完成基于RTL的完整设计的更多信息吗？ 谢谢， 短发 
0
|
|
相关推荐
3个回答
|
|
|
鲍勃，
http://forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369 如果您需要帮助学习verilog或VHDL，那么有关于该主题的数千个链接（以及数十本书），但如果认真的话，我会报名参加当地大学的课程。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
“我正在努力充分利用我的时间。”你在生活中有什么目标？
这个问题目前过于开放无法回答。 ------------------------------------------“如果它不起作用 模拟，它不会在板上工作。“ |
|
|
|
|
|
生命，宇宙和一切的答案都是42。
Hitchikers银河系指南 很高兴知道。 问另一个问题，那个问题已得到解答。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
只有小组成员才能发言，加入小组>>
2380 浏览 7 评论
2797 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2262 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2428 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
755浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
365浏览 1评论
1960浏览 0评论
681浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
756
评论
淘帖
9383
