完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
亲爱的大家,
需要一些建议,我对此很新。 我正在使用xc65108芯片来控制一些相当简单的事情,在ISE编程13.1这是我的困境:在实体top_level中我声明了一个in信号,在“top_level的架构行为”中进一步向下我读了信号 一个if循环。 当我编译代码时,我收到以下警告“警告:Xst:647 - 从不使用输入。 如果该端口属于顶级块或者属于子块,则该端口将被保留并保持未连接状态,并保留该子块的层次结构。 如何获取代码以了解信号正在被使用? 我究竟做错了什么? 我做了类似于在if循环中声明和使用的另一个信号,但它没有给我任何警告。 我是否必须以其他形式声明? 任何输入都将非常感激,因为我在这里失明了,看不出问题。 谢谢! /波莉 例 实体 : BIT_1:在STD_LOGIC中; STATUS_5V:在STD_LOGIC中; STATUS_1:inout STD_LOGIC; STATUS_2:inout STD_LOGIC; RADAR_OK:inout STD_LOGIC; 行为的: - 此代码不会生成警告 过程(STATUS_5V,R_OK) 开始 if(STATUS_5V ='1')然后 R_OK |
|
相关推荐
2个回答
|
|
我几乎无法阅读VHDL,所以我无法评论VHDL语法问题。
以下是一些解决您当前问题的建议: 将STATUS_1和STATUS_2作为输出而不是inout,然后将这些信号用作inout。 添加逻辑,将“0”分配给STATUS_1和STATUS_2。 无论输入BIT_1的状态如何,合成器都没有理由推断STATUS_1和STATUS_2可以假定为'0'电平。 如果BIT_1不影响任何其他变量或信号,则BIT_1在合成逻辑中没有用处。 因此,“从未使用过”警告。 - 鲍勃埃尔金德 签名:新手的自述文件在这里:http://forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结:1。 阅读手册或用户指南。 你读过手册了吗? 你能找到手册吗?2。 搜索论坛(并搜索网页)以寻找类似的主题。 不要在多个论坛上发布相同的问题。 不要在别人的主题上发布新主题或问题,开始新的主题!5。 学生:复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。 提供有用的详细信息(请与网页,数据表链接).7。 您的代码中的评论不需要支付额外费用。 我没有支付论坛帖子的费用。 如果我写一篇好文章,那么我一无所获。 |
|
|
|
“我做错了什么?”试图使用你不懂的语言。买书或做一个课程。
------------------------------------------“如果它不起作用 模拟,它不会在板上工作。“ |
|
|
|
只有小组成员才能发言,加入小组>>
2424 浏览 7 评论
2825 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2465 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1231浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
590浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
452浏览 1评论
2006浏览 0评论
731浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-25 10:47 , Processed in 1.363928 second(s), Total 80, Slave 63 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号