完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好
我想在我的设计中使用一个16位RAM,它包含N个数字系数。 我想在运行时更新RAM。 所以要做到这一点我应该使用哪种类型的RAM以及如何在运行时更新RAM。 我正在使用ZC706板。 |
|
相关推荐
4个回答
|
|
嗨@ nishantseth07
ZC706板使用Zynq-7000 FPGA(XC7Z045-2FFG900C)。 我同意Bruce的看法,Block-RAM(BRAM)是保存20000个16位系数(0.32Mb数据)的好方法。 从Xilinx文档DS190的表1中可以看出,XC7Z045具有高达19.2Mb的BRAM,足以存储0.32Mb的数据。 使用称为块存储器生成器的Xilinx IP可轻松完成BRAM的配置,Xilinx文档由Xilinx文档PG058描述。 在配置BRAM时,我建议(正如布鲁斯所做的那样)使用宽度= 16且深度= 20000的简单双端口RAM。 当BRAM以这种方式配置时,它应该通过时钟分析,时钟速度高达200MHz(如果你管道BRAM,则更高)。 标记 在原帖中查看解决方案 |
|
|
|
|
|
|
|
|
|
|
|
嗨@ nishantseth07
ZC706板使用Zynq-7000 FPGA(XC7Z045-2FFG900C)。 我同意Bruce的看法,Block-RAM(BRAM)是保存20000个16位系数(0.32Mb数据)的好方法。 从Xilinx文档DS190的表1中可以看出,XC7Z045具有高达19.2Mb的BRAM,足以存储0.32Mb的数据。 使用称为块存储器生成器的Xilinx IP可轻松完成BRAM的配置,Xilinx文档由Xilinx文档PG058描述。 在配置BRAM时,我建议(正如布鲁斯所做的那样)使用宽度= 16且深度= 20000的简单双端口RAM。 当BRAM以这种方式配置时,它应该通过时钟分析,时钟速度高达200MHz(如果你管道BRAM,则更高)。 标记 |
|
|
|
只有小组成员才能发言,加入小组>>
2424 浏览 7 评论
2825 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2465 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1208浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
590浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
452浏览 1评论
2006浏览 0评论
731浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-24 21:12 , Processed in 1.117836 second(s), Total 54, Slave 48 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号