完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我最近有一个新的zcu102板，并按照4页的说明书进行设置。
我有vivado HLS 2017并添加了随附的许可证文件。 我在vivado hls中编写了一个简单的程序，它可以很好地模拟。 它也合成没有错误。 但是当我进行宇宙测量时，它失败了。 它给出以下错误： 错误：[Coretcl 2-106]无法找到指定的部分。 测试1：解决方法1 可能的问题是什么？ 
0
|
|
相关推荐
5个回答
|
|
|
嗨@mohidnabil
您能否发布完整的失败日志文件？ 谢谢，维杰----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
|
启动C / RTL协同仿真...信息：[SYN 201-201]设置时钟'默认'，周期为10ns.INFO：[LIC 200-101]检出功能[xczu9eg-es1]信息：[HLS 200-
10]将目标设备设置为'xczu9eg-ffvb1156-1-i-es1'INFO：[COSIM 212-47]使用XSIM进行RTL模拟：[COSIM 212-14]检测C测试台...使用“C”构建 ：/Xilinx/Vivado_HLS/2017.2/msys/bin/g ++。exe“编译apatb_gravity.cpp编译core.cpp_pre.cpp.tb.cpp编译test_core.cpp_pre.cpp.tb.cpp生成cosim.tv.exeINFO：[COSIM 212 -302]开始C TB测试...测试重力测试30.000000ans 40.000000INFO：[COSIM 212-333]生成C后检查测试台...信息：[COSIM 212-12]生成RTL测试台...错误：[ Coretcl 2-106]无法找到指定的部分。（DEBUG） - > - > prepare_ip {{verilog}} @“autosim.tcl”=>错误：“运行Vivado失败”（DEBUG） - > vlog_sim_run {... } @“autosim.tcl”=>错误：“运行Vivado失败”错误：[COSIM 212-4] *** C / RTL协同仿真完成：执行时失败*** 11 源C：/Users/mxn150230/vivado_projects/test1/solution1/cosim.tcl“从”hls :: main C：/Users/mxn150230/vivado_projects/test1/solution1/cosim.tcl“（”uplevel“body line 1）中调用 ）从“hle_proc $ argv”完成的C / RTL协同仿真中调用的“uplevel 1 hls :: main {*} $ args”（过程“hls_proc”第5行）中调用。 |
|
|
|
|
|
你好@ mohidnabil，
尝试选择扩展温度等级部件。 两个部分的比特流相似。 只有温度等级会发生变化。 请检查这是否有帮助。 谢谢。 -------------------------------------------------- -----------------------不要忘记回答，kudo，并接受为解决方案.------------- -------------------------------------------------- ---------- |
|
|
|
|
|
@mohidnabil
你在Vivado安装了Zynq Ultrascale +零件吗？ 你能否分享一下这里出现的xinstall.log：C： Xilinx .xinstall Vivado_2017.2 谢谢，Nupur ----------------------------------------------- --------------------------------------------- Google在发布之前提问 。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（点击星标）。 |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2379 浏览 7 评论
2794 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2261 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2427 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
755浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
364浏览 1评论
1960浏览 0评论
681浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2326
评论
淘帖
3895
