请问KC705能够提供可靠的以太网千兆连接全双工吗？

你好，
提前抱歉，我试图尽可能合成。
在此先感谢您的时间。
目标：
建立了可靠的1Gbits连接PC KC705 FPGA，内置完全手工编写的VHDL代码。
此连接由以太网GMII（在KC705上使用Marvel m88e1111 PHY + FPGA上的某些MAC代码），IPv4（在FPGA上，最小实现）和UDP（在FPGA上）组成。
使用案例：
“测试模式1”中的顺序：
1）python脚本发送UDP帧（例如：“abcdef”）
2）FPGA发送UDP回复（例如：“cdefgh”，ascii数据上的简单+2）
3）python在PC上捕获此回复并根据引用进行检查（以验证回复是否正确）。
在“测试模式1”中，PC在发送下一个UDP帧之前等待每个回复（或者直到没有回复时发生超时）。
“测试模式2”中的顺序：
与“测试模式1”中的原理相同，但这次，在将下一个UDP帧发送到FPGA之前，PC不会等待FPGA的回复。
（更激烈的交流）。
状态：
在具有1400字节帧的“测试模式1”中，连接是可靠的（超过1000万个交换帧没有丢包）
在具有140字节帧的“测试模式1”中，连接可靠（没有丢包...）
在具有14字节帧的“测试模式1”中，连接是可靠的（没有丢包...）
问题：
在“测试模式2”中，发生大量丢失（在1％和60％之间）的分组。
对于小帧（例如：14字节），这个问题更明显，因为损失在30％到60％之间。
对于大帧（1400字节），丢包率约为1％。
注意：python脚本会测量发送/接收的帧数。
我还使用Windows任务管理器监控网络流量（在这种情况下，我看到速率PC-> KC705和KC705-> PC之间存在很大差异）。
这是我需要帮助的地方:)
更多信息：
m88e1111的链接状态保持正确。
m88e1111的寄存器未被修改（默认配置）。
每秒定期读取（用于监视）。
使用Chipscope / Vivado ILA在FPGA上以gmii tx / rx级别（仅在与m88e1111的接口处）测量的速率表明速率rx =速率tx =>因此FPGA不会减慢流速。
我不确定m88e1111在GMII接口上的时序约束;
但对于单帧似乎很好，我没有在其中调查更多。
在RX端（Marvel-> FPGA），我使用Xilinx FIFO双时钟（125mhz）进行重新同步。
在TX端（FPGA-> Marvel），我使用ODDR（'0'，'1'）来移动gmii_tx_clock，而不是gmii_tx_en / data / er（使用set_property SLEW FAST）。
这就是全部（没有输入/输出延迟，没有多周期，也没有假路径）。
如果您对此特定点有建议，我将很高兴收到您的来信:)
IPv4 / UDP帧和校验和似乎也是正确的。
题：
KC705是否能够提供可靠的以太网千兆连接全双工（根据数据表，m88e1111似乎支持）？
在仅千兆模式（不使用100Mbits和10Mbits）时，为gmii tx（clock / enable / data / er）和gmii rx（clcok / valid / data / er）设置的时序约束是什么？
PC以太网卡是否应具有与KC705配合使用的特定参数？
（Realtek PCI GBE Familly控制器）
有些m88e1111需要针对默认配置进行调整吗？
非常感谢您的帮助