[问答]

请问这个D类三态锁存输出类型电路输出Q0是什么？

问答对人有帮助，内容完整，我也想知道答案 0 第一点：CLR=H ，CLK=L ，输出Q0是什么？第二点：输入端发出一帧低电平，输出端有高电平变为低电平，那么怎么才能使得输出端有低电平变为高电平的？第三点一直没弄明白这个逻辑关系，谁能讲一下 0
2019-9-16 07:45:40　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × aaabbb567 该类别下有 7 个回答。邀请回答 dsdfshf 该类别下有 7 个回答。邀请回答 fuwu1245 该类别下有 7 个回答。邀请回答 vywywerwa 该类别下有 6 个回答。邀请回答 wjwierw 该类别下有 6 个回答。邀请回答 h1654155275.6823 该类别下有 6 个回答。邀请回答 vyewrewr 该类别下有 6 个回答。邀请回答 ujsdfweer 该类别下有 6 个回答。邀请回答淡口味妻儿等我看该类别下有 6 个回答。邀请回答 DAA000 该类别下有 5 个回答。邀请回答松的子子该类别下有 5 个回答。邀请回答 gramsoup 该类别下有 5 个回答。邀请回答 60user61 该类别下有 5 个回答。邀请回答 wenminglang 该类别下有 5 个回答。邀请回答 kingnet_52003 该类别下有 5 个回答。邀请回答 haikitty 该类别下有 5 个回答。邀请回答 yx19911127 该类别下有 5 个回答。邀请回答 xinge158 该类别下有 5 个回答。邀请回答 5616asaqwq 该类别下有 5 个回答。邀请回答 bvtwerwer 该类别下有 5 个回答。邀请回答举报刘继牛相关推荐 • 三态输出门的电路图是什么样? 1779 • 请问AD5420的SDO是否是三态输出脚 1706 • AD9280三态引脚是否只是控制数据输出端的，和转换过程没有关系？ 227 • AD5420的SDO是否是三态输出脚? 327 • 两片AD9280能否数据线接在一起靠三态引脚区分读数 1621 • 锁存器与触发器的工作原理是什么 3556 • 关于modelsim后仿真锁存器出现不定态的问题 5407 • 三态门的工作原理是什么？ 3444 • 如何利用74LS373锁存器对数码管进行控制呢 4990 • 请教技术大佬三态门与高阻态是个撒子东西？ 3035 2个回答

答案对人有帮助，有参考价值 0 1、Q0在功能表里有，表示74LS273之前保存了的数据，也就是说CLK为L的时候，Q的输出不改变（CLEAR不能为L），也就是说这时候D改变并不会影响Q输出。 ps:你的第一个图，因为无法给CLK一个上升沿，所以Q的输出是无法改变的，这种接法是错误的。 2、先给D（D1-D8）一个低信号，然后给CLK一个上升沿（先使CLK为L，再使CLK为H)，这时，D的低信号被74LS273经过一个上升沿锁存并在Q输出低，然后再是D为高，然后给CLK一个上升沿，Q就会输出高，这样输出端Q就由低电平变为高电平建议你先看看书吧，至少知道什么是触发器（RS,JK,D），可以去搜索pdf下载来看比如《电子技术基础-数字部分》

2019-9-16 13:52:15 评论举报潘斯凯