完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
不是可以直接生成倍频IP核吗 什么型号的
|
|
|
|
|
|
用PLL试试，我没用过这么高的倍数
|
|
|
|
|
|
举例可以用一个1MHz的信号对50Hz输入信号进行采样，然后将采样点数除以512，就可以得出倍频后也就是25.6KHz信号的采样点数，然后根据这个频率字设置信号发生器的输出频率了，不过不知道你有没有做过简易的信号发生器
|
|
|
|
|
|
要做项目？可联系
|
|
|
2019-9-16 15:28:00
评论
|
|
|
FPGA怎么会接50hz的晶振呢，应该是50MHz吧，如果是倍频只能用PLL,分频可以用计数器
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
NVMe高速传输之摆脱XDMA设计50：主要功能测试结果与分析2 nvmePCIe高速存储
252 浏览 0 评论
NVMe高速传输之摆脱XDMA设计49：主要功能测试结果与分析1
1501 浏览 0 评论
907 浏览 0 评论
855 浏览 0 评论
658 浏览 0 评论
4427 浏览 63 评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2783
淘帖
14818
