完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
> Xst：37 - 检测到未知约束/属性“pin_assign”。
这个 约束/属性不是 >支持当前的软件版本和 将被忽略。 在你的代码中你有这个： 属性pin_assign为IN1：信号为“K13”;属性pin_assign为IN2：信号为“K14”;属性pin_assign为OUT1：信号为“P11”; 所以你的问题是你认为上述属性会将输入和输出端口放在某些引脚位置，而工具不能以这种方式工作。 如果您查看引脚分布报告文件，您将看到软件决定放置这些I / O的确切位置。 您需要使用以下内容创建用户约束文件（UCF）： NET IN1 LOC = K13; NET IN2 LOC = K14; NET OUT1 LOC = P11; ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com 在原帖中查看解决方案 |
|
|
|
|
|
如果你描述了你给出的警告信息会很有帮助
2.了解电路板提供的“标准”代码是否能成功编译，编程和运行将会很有帮助 3.在“成功编程”之后知道FPGA是否配置会很有帮助。 FPGA是否配置但功能不正确，或者它是否无法配置。 - 鲍勃埃尔金德 签名：新手的自述文件在这里：http：//forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结：1。 阅读手册或用户指南。 你读过手册了吗？ 你能找到手册吗？2。 搜索论坛（并搜索网页）以寻找类似的主题。 不要在多个论坛上发布相同的问题。 不要在别人的主题上发布新主题或问题，开始新的主题！5。 学生：复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。 提供有用的详细信息（请与网页，数据表链接）.7。 您的代码中的评论不需要支付额外费用。 我没有支付论坛帖子的费用。 如果我写一篇好文章，那么我一无所获。 |
|
|
|
|
|
鲍勃你好。
谢谢你的回复。 您要求提供一些信息，您将在下面找到答案。 1）这是我得到的错误类型： Xst：37 - 检测到未知约束/属性“pin_assign”。 当前软件版本不支持此约束/属性，将被忽略。 2）我在电路板上获得的标准代码工作正常，一切正常。 3）FPGA确实有一个成功的编程。 但是当我尝试时它不起作用。 我附上了我正在使用的代码。 这是一个简单的AND GATE。 我只是想了解电路板，看看我的一个简单的代码是否会起作用，或者我是否会遇到问题。 我正在使用Xilinx ISE 12.2。 板型为Spartan 3 XC3S200-FT256。 如果您需要更多信息，请通知我。 谢谢。 Code.txt 1 KB |
|
|
|
|
|
1.我是Verilog weenie，不熟悉VHDL语法细节，例如综合/映射属性。
话虽如此，您可以在ISE Navigator中查看设计报告以获取引脚分配。 也许精通VHDL世界的人可以批评你的编码。 2.建议编辑.UCF文件，将引脚分配给输入和输出端口。 或者使用Planahead小程序。 - 鲍勃埃尔金德 签名：新手的自述文件在这里：http：//forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结：1。 阅读手册或用户指南。 你读过手册了吗？ 你能找到手册吗？2。 搜索论坛（并搜索网页）以寻找类似的主题。 不要在多个论坛上发布相同的问题。 不要在别人的主题上发布新主题或问题，开始新的主题！5。 学生：复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。 提供有用的详细信息（请与网页，数据表链接）.7。 您的代码中的评论不需要支付额外费用。 我没有支付论坛帖子的费用。 如果我写一篇好文章，那么我一无所获。 |
|
|
|
|
|
谢谢Bob的帮助。
|
|
|
|
|
|
> Xst：37 - 检测到未知约束/属性“pin_assign”。
这个 约束/属性不是 >支持当前的软件版本和 将被忽略。 在你的代码中你有这个： 属性pin_assign为IN1：信号为“K13”;属性pin_assign为IN2：信号为“K14”;属性pin_assign为OUT1：信号为“P11”; 所以你的问题是你认为上述属性会将输入和输出端口放在某些引脚位置，而工具不能以这种方式工作。 如果您查看引脚分布报告文件，您将看到软件决定放置这些I / O的确切位置。 您需要使用以下内容创建用户约束文件（UCF）： NET IN1 LOC = K13; NET IN2 LOC = K14; NET OUT1 LOC = P11; ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2459 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1144浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
447浏览 1评论
2002浏览 0评论
726浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
691
评论
淘帖
1205
