完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
大家好我有xilinx评估板ml506我想做的是通过u***将电路板连接到电脑然后传输和接收数据到电路板
例如： - 我将设计一个32b全加器，每个32位接两个操作数并添加它们并将结果返回给pc 所以我想通过u***传输两个操作数然后接收结果。 任何人都可以告诉我如何做到这一点，并为我提供一些资源？ 
0
|
|
相关推荐
3个回答
|
|
|
|
|
|
|
|
|
mostafa.khairy写道：嗨所有我有xilinx评估板ml506我想要做的是通过USB连接板到PC然后传输和接收数据从板和板
例如： - 我将设计一个32b全加器，每个32位接两个操作数并添加它们并将结果返回给pc 所以我想通过u***传输两个操作数然后接收结果。 任何人都可以告诉我如何做到这一点，并为我提供一些资源？ 我怀疑你不明白USB是如何工作的。 它不像是一个串行端口，您可以在其中向计算机发送数据或从计算机发送数据。 您必须实现特定的USB设备类，并使用该类的机制来回发送数据。 从Jan Axelson的“USB Complete”一书开始，查看USB Implementer's Forum网站（http://www.u***.org）。 这比您怀疑的要多得多。 ----------------------------是的，我这样做是为了谋生。 |
|
|
|
|
|
嗨，我也有一个similer问题。
我已经在verilog中用FPGA实现了FIX（财务信息交换）protoclole消息编码和解码，我的所有设计都可以在Vertex5板上合成。 我使用串行端口和内置窗口的Hyperterminal检查了几个模块。 但它不是非常有效，因为大部分时间我必须提供超过32位作为我的输入和RS232接口操作非常慢。 所以我想得到一个解决方案，基本上我如何测试我的模块给出32位或更多的阵列作为输入？我听说USB从核可以用于此目的，但我不知道实现。 如果有人可以帮我解决这个问题，我会非常感激。 谢谢。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2431 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2300 浏览 9 评论
3379 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2468 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1393浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
597浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
462浏览 1评论
2015浏览 0评论
739浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1436
评论
淘帖
2780
