完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
是,
这通常是将3.3v输出连接到3.3v输入的方式。 如果您的转换频率超过10 MHz,您可能还需要提供一个良好的50欧姆传输环境,并提供一些方法来匹配驱动器的阻抗,传输线,或终止电缆的接收端到 减少信号完整性问题。 Austin Lesea主要工程师Xilinx San Jose 在原帖中查看解决方案 |
|
|
|
是,
这通常是将3.3v输出连接到3.3v输入的方式。 如果您的转换频率超过10 MHz,您可能还需要提供一个良好的50欧姆传输环境,并提供一些方法来匹配驱动器的阻抗,传输线,或终止电缆的接收端到 减少信号完整性问题。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
austin.lesea写道:并提供一些方法来匹配驱动器的阻抗,传输线,或终止电缆的接收端,以最大限度地减少信号完整性问题。
我没有那么好地得到那个部分......那么你所说的就是通过50欧姆的电阻器来运行这些线路......那么你想要添加的其他组件是什么? 通常我打算做的事情(好像是从外界传递一些信号的情况)是在收到信号后立即创建一个触发器阶段,然后将其驱动到我的逻辑/ fsm /无论什么...... |
|
|
|
b,
您在电缆中运行信号。 这些电缆具有特征阻抗,因为它们是传输线。 最常见的传输线阻抗为50欧姆。 如果你不理解我刚写的任何内容: http://en.wikipedia.org/wiki/Transmission_line 接着: http://www.xilinx.com/products/design_resources/signal_integrity/ 如果你从未听说过传递线,并且发出信号,那么你就有很多要做的阅读。 如果你选择不学习并理解这一点,那么你应该问一个知道这一点的人为你做这项工作。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
是的,我会开始阅读cuz,我有点听说但从来没有处理过它......在我的情况下,我将开始以较低的速度运行我的系统,看看事情何时变坏...谢谢
|
|
|
|
只有小组成员才能发言,加入小组>>
2424 浏览 7 评论
2825 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2465 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1210浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
590浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
452浏览 1评论
2006浏览 0评论
731浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-24 22:20 , Processed in 1.512136 second(s), Total 86, Slave 69 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号