完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，我正在使用ML402板生成一个简单的方波。
当频率低于20MHz时，它会变得很好。 但是当频率高于20MHz时，示波器只能显示正弦波或三角波（检测到的频率是正确的，但电压不是TTL）。 我使用J6,64作为输出，甚至使用十六进制逆变器来测量它。 仍然是扭曲。 我想知道阻抗匹配的问题是什么？ 请问关于解决这个问题的一些建议吗？ 
0
|
|
相关推荐
6个回答
|
|
|
我相信您回答的是您用作输入的频率，而不是您的示波器指定为支持的频率。
我99.999％肯定你所看到的是示波器的限制，而不是实际发生的情况。 只是为了确保我创建了一个简单的测试设计，使用差分SMA时钟输入到LVDS输入缓冲器，BUFG全局时钟缓冲器连接到引脚J6.64（AF24）上的OBUF单端输出缓冲器，我看到了一个很好的波形 使用频率为10-300MHz的额定频率为300 MHz的示波器。 输出更像是上端的正弦波，但它不是三角波。 使用LVDS输出缓冲器可以产生更加清晰的结果。 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com 在原帖中查看解决方案 |
|
|
|
|
|
|
|
|
|
|
|
我用100MHz，200MHz和500MHz来测试它。
我需要时将探头放在10X上。 我甚至使用六角形逆变器来塑造它，但失败了。 使我感到困惑的是，当频率变低时，一切都显示出预期。 ML402应该在100MHz的频率范围内工作。 感谢你的关心！ 期待你的回复。 |
|
|
|
|
|
我相信您回答的是您用作输入的频率，而不是您的示波器指定为支持的频率。
我99.999％肯定你所看到的是示波器的限制，而不是实际发生的情况。 只是为了确保我创建了一个简单的测试设计，使用差分SMA时钟输入到LVDS输入缓冲器，BUFG全局时钟缓冲器连接到引脚J6.64（AF24）上的OBUF单端输出缓冲器，我看到了一个很好的波形 使用频率为10-300MHz的额定频率为300 MHz的示波器。 输出更像是上端的正弦波，但它不是三角波。 使用LVDS输出缓冲器可以产生更加清晰的结果。 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2393 浏览 7 评论
2808 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2275 浏览 9 评论
3350 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2443 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
774浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
556浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
399浏览 1评论
1983浏览 0评论
700浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1709
评论
淘帖
2293
