利用业界成本最低、功耗最低的FPGA降低系统总成本需要面对哪些挑战？

2075 低成本低功耗 FPGA BOM

问答对人有帮助，内容完整，我也想知道答案 0 在全球竞争和经济因素环境下，当今高技术产品利润和销售在不断下滑，工程设计团队在向市场推出低成本产品方面承受了很大的压力。新产品研发面临两种不同的系统挑战：利用最新的技术和功能开发全新的产品，或者采用市场上已有的解决方案，以降低开发成本。在当今对成本和功耗都非常敏感的“绿色”环境下，对于高技术企业，两种挑战都有什么影响呢？第一种挑战意味着开发全新的产品，其功能是独一无二的，具有较低的价格以及较低的功耗。对于第二种挑战，通常通过降低产品原材料 (BOM)中元器件的成本来降低现有成功产品的成本。设计团队的另一选择是重新设计产品，不是针对新功能，而是要大幅度的降低成本。 0
2019-8-9 07:41:27　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × jerry1978 该类别下有 6 个回答。邀请回答唯安an 该类别下有 5 个回答。邀请回答 LY90186 该类别下有 4 个回答。邀请回答 hjh22678 该类别下有 4 个回答。邀请回答 vtwterwer 该类别下有 4 个回答。邀请回答 ChristineGu 该类别下有 4 个回答。邀请回答 bei232 该类别下有 4 个回答。邀请回答 diaoshayu 该类别下有 4 个回答。邀请回答 nyvvhxcs 该类别下有 4 个回答。邀请回答周小舟1 该类别下有 4 个回答。邀请回答 liese 该类别下有 4 个回答。邀请回答 vnwueurw 该类别下有 4 个回答。邀请回答 h1654155957.9852 该类别下有 4 个回答。邀请回答宋小辉1 该类别下有 3 个回答。邀请回答 tutu11 该类别下有 3 个回答。邀请回答 zzpf 该类别下有 3 个回答。邀请回答 iuwwufjsd 该类别下有 3 个回答。邀请回答 shide87812 该类别下有 3 个回答。邀请回答 wyerywsfsf 该类别下有 3 个回答。邀请回答 tutu304725938 该类别下有 3 个回答。邀请回答举报王倩相关推荐 • 如何采用低功耗28nm FPGA降低系统总成本？ 2352 • Spartan-6 FPGA功能 1370 • Altera设计坊第一期如何通过FPGA提高工业应用灵活性？ 15803 • 设计坊第二期：该如何降低工业应用总体拥有成本（TCO） 6146 • 基于低功耗节点的长距离网络搭建 1889 • 投注低功耗技术的PLD厂商怎么样才能翻牌？ 1648 • 如何利用FPGA实现低成本汽车多总线桥接？ 1151 • 移动电源管理芯片怎么做到BOM成本在全行业最低的？ 6313 • 如何去提高片上系统级集成和降低物料成本？ 974 • 什么是低功耗FPGA解决方案？ 2192 2个回答

答案对人有帮助，有参考价值 0 在目前的全球经济形势下，这些系统挑战都与第三种挑战有关：以更少的人员、更低的预算，在更短的时间内完成低成本新产品的研发。本白皮书旨在提出一种设计理念，以解决产品开发面临的这三种挑战，同时降低产品在生命周期中的总成本。这一设计理念基于低成本、低功FPGA。虽然大家都知道 FPGA能够缩短新产品开发的面市时间，但是，很少有人知道 FPGA还降低了产品整个生命周期中的总体拥有成本 (TCO)。设计工程师借助这一基于 FPGA的设计理念，能够： ■轻松快捷的在产品中增加新功能，同时降低总功耗。 ■降低现有产品的成本，而基本不改变产品功能。 ■降低产品的 TCO Cyclone IV FPGA Altera的 Cyclone. IV FPGA是成本最低、功耗最低并集成了收发器的器件，降低了系统总成本，即：系统总成本 = BOM成本 + 电路板成本 + TCO Cyclone IV系列有两种不同的型号：逻辑 “E”型和片内收发器 I/O速率高达 3.125 Gbps的“GX”型。这些高速收发器支持多种串行 I/O协议，例如千兆以太网 (GbE)、 PCI Express (PCIe)、 CPRI、 XAUI、 3G三速 SDI、 Serial RapidIO.、 SATA、 DisplayPort、 V-by-One等，这些协议已从前沿应用转变为主流应用。 Cyclone IV GX FPGA还含有嵌入式 PCIe硬核IP模块(图1)，它不占用任何 FPGA逻辑，设计工程师使用它时能够比任何其他竞争 FPGA体系结构支持更多的功能。对于 Cyclone IV GX FPGA， Altera设计尽可能小的收发器 I/O，以降低成本和功耗，而实现的方式是从几个片内锁相环 (PLL)中提供多路时钟资源。由于主流应用要求降低产品成本，还要使用方便，因此，降低 Cyclone IV GX FPGA中收发器 I/O的成本和功耗非常重要，而且是必须的。Altera发挥其关键技术优势，实现了这一点，成功设计并发售基于收发器的 FPGA。如图3所示，采用多种器件体系结构， Altera已经向市场推出了 8种不同的产品系列，这些都是由公司自己的设计团队设计开发的。图3. Altera收发器专业技术 ■支持视频新标准 ■提高图像分辨率 ■颜色从 10位过渡到 12位 ■刷新频率提高到 240 Hz ■保持或者降低功耗和散热如果保持调谐器和显示屏电路板之间的并行 I/O 体系结构，增加这些功能需要的带宽高达 36路 LVDS I/O。这些 I/O 显著增加了 PCB面积以及 PCB板层数量，导致成本提高。而且，大量的 LVDS I/O会明显增加功耗。但是，由于 HDTV已经成为主流消费类产品，因此，必须降低成本和功耗。解决这一系统挑战的一种方法是采用名为 V-by-One的串行新协议标准，将电路板间的通信从 36对 LVDS I/O降到4对I/O。这4对V-by-One有足够的带宽来支持全 HD分辨率(例如， 780p/1080p到4K2K)。在 I/O标准上看起来很简单的变化有助于解决这一系统挑战，体现在以下方面： ■生产商通常在单位密度成本的基础上来衡量 FPGA。每一密度的 FPGA都有一定数量的 I/O。由于显著减少了 I/O数量 (从 36个到 4个)，降低了密度，因此，可以使用 I/O数量更少、更便宜的 FPGA(降低了BOM成本)。 ■采用柔性电缆和连接器来实现调谐器和显示屏电路板之间的物理连接。通过减少 I/O数量，生产商可以使用更细、更便宜的柔性电缆和相关的连接器(降低了 BOM成本)。 ■由于只有 4条PCB走线，而不是 36 条，因此，减小了 PCB面积，降低了复杂度，从而减小了成本(降低了电路板成本)。 ■Cyclone IV GX FPGA只使用两路电源，与其他基于收发器的 FPGA相比，减少了稳压器的数量 (降低了 BOM成本 )。 ■如果 FPGA的功耗较小，那么，设计可以使用低电压 (即，降低了成本 )稳压器。而且，不必对 Cyclone IV FPGA进行有源制冷，因此，不需要购买风扇和热沉 (降低了 BOM和电路板成本)。

2019-8-9 16:53:22 评论举报李雨充

答案对人有帮助，有参考价值 0 基于 Cyclone IV GX FPGA的解决方案还提供： ■使用片内数字信号处理 (DSP)资源以及视频 IP内核(设计在 FPGA逻辑中 ) ■使用更小的 V-by-One协议，不采用 LVDS电缆和连接器，因此，实现了更好的信号完整性。替代 ASIC和 ASSP 图5显示了使用低成本 ASIC和 ASSP器件的产品。假设 ASSP器件还不支持新功能，或者 ASSP过时了。图 5. 基于 ASIC/ASSP的系统，之前(左侧)和之后(右侧) FPGA通常用于桥接具有不同电压电平、电压标准，或者协议完全不同的器件。 FPGA提供新功能，增大了带宽，但是， FPGA单位成本比它要替代的 ASSP相比怎样呢 ? 这个例子中使用 FPGA降低的系统成本包括： ■没有 ASIC重制以支持 PCIe(节省了 TCO成本 ) ■不需要 FPGA逻辑来实现 PCIe (MAC + PHY)功能，因此，可以使用更小、更便宜的 FPGA(降低了 BOM成本)。 ■降低了库存成本 (节省 TCO了成本 ) 由于 FPGA本身不会过时，典型的 FPGA生命周期为 10到 15年，有时候甚至是 20年，因此，生产商使用 FPGA后，并不需要购买大量的器件进行库存。作为对比，如果 ASSP过时了， OEM不得不大量购买，并长时间存放“最后一次购买”的元器件。 PCI Express 前面的例子虽然只展示了 Cyclone IV GX FPGA中嵌入的集成硬核 IP模块的 PCIe x1通路端点功能， PCIe硬核 IP模块 (图6所示)实际上还有更多的功能。 Cyclone IV GX器件是唯一提供 PCIe硬核 IP的低成本 FPGA，为根端口和端点提供 x4支持。图6. Cyclone IV PCIe硬核 IP实现 Cyclone IV GX PCIe硬核 IP模块的特性包括： ■PCIe Gen1性能 ■x1、 x2、 x4通路支持 ■端点和根端口功能 Altera. PCIe硬核 IP模块节省的成本包括： ■不需要购买 IP内核 (节省了 TCO成本 ) ■比低成本 FPGA中其他的硬核 IP模块实现了更多的功能 ■没有占用 FPGA逻辑，因此，可以使用更小、更便宜的 FPGA(降低了 BOM成本 )(图7)。低成本 FPGA以较低的价格提供大量的逻辑功能。设计人员可以使用 Altera的 Nios. II 32位软核 IP处理器实现控制层应用，使用嵌入式 18x18乘法器执行大量的并行 DSP或者大计算量算法，同时使用外部收发器、 SERDES或者 PHY ASSP。与以前的产品以及竞争 FPGA相比，由于 Cyclone IV FPGA使用较少的电源，减少了电路板上的元件，因此，只需要很少的外部供电电源。所有这些特性都降低了 BOM成本。元器件数量的减少还减小了 PCB面积和板层数量，这都有助于降低电路板成本。由于重新设计的产品减少了元器件数量，降低了总功耗，因此，提高了系统可靠性。系统可靠性的提高减少了在设备现场服务上的开支 (降低现场维护成本 = 节省 TCO成本)。视频采集卡最后一个例子是视频采集卡，介绍了当今的 FPGA功能符合业界发展趋势，以更高的分辨率提供更丰富的视频内容。很多 CPU、 GPU和 ASSP(1)(2)在 PCIe上进行了标准化，以便处理电子系统中的宽带视频内容。 Altera FPGA系列提供几种类型的 PCIe硬核 IP模块。图9使用 Cyclone IV GX型 PCIe硬核 IP模块，使得系统成本降低了 30%。图 9. 广播设备视频采集卡系统成本降低了 30% 这一例子降低的成本包括： ■外部 PCIe ASSP集成到 FPGA中，因此，其成本为零(降低了 BOM成本)。 ■还降低了几个其他 ASSP器件的成本。例如，成本更低的均衡器 ASSP替代了均衡器和接收器 ASSP(降低了 BOM成本)。 ■元件更小、数量更少， PCB面积和层数也减少了，从而降低了 PCB成本(降低了电路板成本 )。 ■由于 Cyclone IV FPGA需要较少的供电电源，因此，从两方面降低了成本： ●更少的稳压器 (降低了 BOM成本)。 ●更少的稳压器降低了电路板成本，这是因为减少了电源以及相关滤波器电路，使得 PCB面积更小，并且降低了 PCB的复杂度。 ■使用FPGA PCIe硬核IP模块释放了大约 15K逻辑单元 (LE)，因此，可以使用密度更小、更便宜的 FPGA(降低了 BOM成本)。 ■不需要购买 PCIe软核 IP内核许可 (降低了 TCO成本)。 FPGA降低了总体拥有成本有些 OEM将低功耗、可靠性和灵活性作为其产品的卖点。中高层经理人很快发现，基于 FPGA的产品开发能够降低产品在其整个生命周期中的 TCO。这里列出了 Altera FPGA相对于 ASIC和 ASSP的优点，这些都有助于降低 TCO： ■基于 FPGA的开发将设计时间缩短了数星期甚至几个月 (3)，使设计人员能够以更合理的价格，更灵活、更迅速的将产品推向市场。 ●产品迅速面市降低了研发成本 (4) ■对现有“成功”产品更迅速的进行重新设计大大降低了成本，因此，生产商能够确保在出现模仿产品的情况下，其利润不会下滑，而且能跟上多变的市场，提供新功能适应特殊客户的需求。 ■很多客户使用一种“标准”产品，因此，可以大批量生产，获得稳定的收益，并具有较长的产品生命周期。 ■低功耗降低了对机械元件的依赖(例如，风扇和有源制冷器件 )，进一步提高了系统可靠性。 ■客户已经采用了支持远程更新的设备。 ■更少的 BOM简化了元器件库存管理。结论正如这 5个例子以及随后所讨论的 TCO所示， Altera. FPGA降低了 BOM成本、电路板成本以及 TCO，因此，显著降低了系统总成本。考虑企业目标 (提高利润和销售收益，同时能够高效的进行研发)，专业设计人员应采用基于 FPGA的设计理念，以解决今后的系统级挑战。 Altera的 Cyclone IV FPGA (E型和 GX型 )含有最新的低成本特性，例如集成硬核 IP模块、 3G I/O和两路电源等，满足了各类最终应用的需求。

2019-8-9 16:53:27 评论举报陈鲜孰