完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好！
我触发数字信号（D7）的下降斜率，但有时会触发上升沿。 反之亦然。 地连接到逻辑分析仪探头。 请参阅随附的视频。 以上来自于谷歌翻译 以下为原文 Hi there! I am triggering to the falling slope of a digital signal (D7), but sometimes it triggers to the rising edge instead. It works vice versa, too. The ground is connected to the logic analyzer probe. See the attached video. 附件
0
|
|
相关推荐
6个回答
|
|
|
你确定触发边缘设置为一个边缘（上升或下降）？编辑：Willco788于2012年3月21日下午10:54
以上来自于谷歌翻译 以下为原文 Your sure the trigger edge is set to one edge (rising or falling)? Edited by: Willco788 on Mar 21, 2012 10:54 PM |
|
|
2019-7-17 15:07:42
评论
|
|
|
|
|
|
2019-7-17 15:13:08
评论
|
|
|
数字输入的阻抗低于模拟输入，可能为50K vs 1M（甚至10M）。
如果你双重探测信号，模拟波形是什么样的？ 它仍然从0到5V吗？ 数字触发有时会被毛刺愚弄。 双重探测时，模拟看起来像什么？ 它是否具有单调边缘，既有上升也有下降？ 你有没有连接数字输入接地？ 每个人都有一个接地连接，人们很少使用它们。 发布图片，但只打开相关信号。 人 以上来自于谷歌翻译 以下为原文 Digital inputs have a lower impedance than analog inputs, probably 50K vs 1M (or even 10M). What does the analog waveform look like if you double-probe the signal? Does it still go from 0 to 5V? Digital triggering can sometimes get fooled by glitches. When double-probed, what does the analog look like? Does it have a monotonic edge, both rising and falling? Have you connected the ground on the digital input? Each one has a ground connection, and folks seldom use them. Post pictures, but only turn on the relevant signals. Al |
|
|
|
|
|
是的，我们找到了罪魁祸首，我得到了我的问题的答案。
然而，说实话，我有点失望（再次），因为我怀疑逻辑分析仪处理这样的信号。 说实话，逻辑分析仪几乎没有滞后现象。 如果我想触发此信号，我需要分配另一个模拟通道，只是为了触发工作。 ：/是否有可能在未来的固件升级中引入任何类型的滞后控制？ 以上来自于谷歌翻译 以下为原文 Yes, we have found the culprit(s) and i got the answers to my questions. However, to tell You the truth, i am a bit disappointed (again) as i excpected the logic analyzer to cope with signals like this. To be the honest, there is hardly any hysteresis on the logic analyzer. If i want to trigger to this signal, i need to allocate another analog channel just for the triggering to work. :/ Is it possible to introduce any kind of hysteresis control in future firmware upgrades? |
|
|
|
|
|
>在未来的固件升级中是否可以引入任何类型的滞后控制？
令人怀疑，因为这可能需要硬件改变。 这是逻辑分析仪的一个问题，因为我一直在与他们合作（> 25年）。 它们已经并且一直被设计用于处理数字信号，具有相当快的上升和下降时间。 对于几乎任何数字系统来说，缓慢的上升和下降时间都是一个问题，设计人员通常会采取措施加速边缘，以避免这样的问题。 人 以上来自于谷歌翻译 以下为原文 > Is it possible to introduce any kind of hysteresis control in future firmware upgrades? Doubtful, as that would probably require a HW change. This has been a problem with Logic Analyzers, since I've been working with them (>25 years). They are, and have been, designed to work with digital signals, with reasonably fast rise and fall times. Slow rise and fall times are a problem for almost any digital system, and designers usually take steps to speed up the edges, just to avoid problems like this. Al |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
1141 浏览 0 评论
2323 浏览 1 评论
2118 浏览 1 评论
1988 浏览 5 评论
2861 浏览 3 评论
882浏览 1评论
关于Keysight x1149 Boundary Scan Analyzer
651浏览 0评论
N5230C用“CALC:MARK:BWID？”获取Bwid,Cent,Q,Loss失败，请问大佬们怎么解决呀
753浏览 0评论
1452浏览 0评论
1142浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
672
淘帖
10288
